CHƯƠNG 4. MẠCH LOGIC TUẦN TỰ

GIỚI THIỆU.

Chúng ta đã nghiên cứu về phép phân tích và thiết kế các mạch logic tổ hợp. Mặc dù rất quan trọng nhưng nó chỉ là một phần của các hệ thống kỹ thuật số. Một phần quan trọng của các hệ thống kỹ thuật số khác là phân tích và thiết kế mạch tuần tự. Tuy nhiên việc thiết kế các mạch tuần tự lại phụ thuộc vào việc thiết kế mạch tổ hợp đã được đề cập ở chương 3.

Có nhiều ứng dụng mà đầu ra số phải được tạo để phù hợp với tuần tự nhận được các tín hiệu vào. Yêu cầu này không thể được thoả mãn bằng việc sử dụng hệ thống logic tổ hợp.

Những ứng dụng này yêu cầu đầu ra không chỉ phụ thuộc vào các điều kiện đầu vào hiện có mà còn phụ thuộc vào lịch sử của các đầu vào. Lịch sử được cung cấp bằng cách phản hồi từ đầu ra về lại đầu vào.

Mạch logic tuần tự không những phụ thuộc vào trạng thái các đầu vào và còn phụ thuộc vào trạng thái trong của nó. Mạch tuần tự được chia làm hai loại chính là mạch tuần tự không đồng bộ và mạch tuần tự đồng bộ.

Trong phần này sẽ giới thiệu về các phần tử nhớ của mạch tuần tự. Cách phân tích và thiết kế mạch tuần tự đơn giản và phức tạp.

NỘI DUNG

4.1. KHÁI NIỆM CHUNG VÀ MÔ HÌNH TOÁN HỌC

4.1.1. Khái niệm chung

Trong chương này, chúng ta sẽ nói đến hệ thống số được gọi là mạch logic tuần tự (hay còn gọi là mạch dãy - Sequential Circuit). Hoạt động của hệ này có tính chất kế tiếp nhau, tức là trạng thái hoạt động của mạch điện không những phụ thuộc trực tiếp đầu vào mà còn phụ thuộc vào trạng thái bên trong trước đó của chính nó. Nói cách khác các hệ thống này làm việc theo nguyên tắc có nhớ.

4.1.2. Mô hình toán học

Mạch tuần tự là mạch bao gồm mạch logic tổ hợp và mạch nhớ. Mạch nhớ là các trigơ. Đối với mạch tuần tự, đáp ứng ra của hệ thống mạch điện không chỉ phụ thuộc trực tiếp vào tín hiệu vào (X) mà còn phụ thuộc vào trạng thái nội (Q) của nó. Có thể mô tả sơ đồ khối tổng quát của mạch tuần tự.

Ở đây: X - tập tín hiệu vào.

Q - tập trạng thái trong trước đó của mạch.


W - hàm kích.

Z - các hàm ra

Hoạt động của mạch tuần tự được mô tả bằng mối quan hệ toán học sau:

$Z = f(Q, X)$

PTIT



Hình 4. 1. Sơ đồ khối mạch tuần tự

Trong phương trình toán học của mạch tuần tự thấy có hai thông tin. Đó là thông tin về trạng thái tiếp theo của mạch tuần tự và thông tin về tín hiệu ra của mạch. Hai thông tin này cùng phụ thuộc đồng thời vào trạng thái bên trong trước đó của mạch (Q) và tín hiệu tác động vào (X) của nó. Có thể viết lại biểu thức trên như sau:

$$Z = f[Q(n), X]; \qquad Q(n+1) = f[Q(n), X]$$

Trong đó: Q(n +1): là trạng thái kế tiếp của mạch.

Q(n): là trạng thái bên trong trước đó.

Để hiểu rõ hơn về mạch tuần tự, xét các phần tử có trong mạch. Mạch logic tổ hợp đã được xét ở chương 4 còn phần tử nhớ chính là các trigơ.

4.2. PHẦN TỬ NHỚ CỦA MẠCH TUẦN TỰ


4.2.1. Các loại Trigơ

Định nghĩa: Trigơ là phần tử có khả năng lưu trữ (nhớ) một trong hai trạng thái bằng ổn định tương ứng với hai mức logic 1 và 0. Trigơ trong tiếng Anh còn gọi là Flip – Flop viết tắt là FF hay Latch.

Khi tác dụng một tín hiệu tới đầu vào có cực tính và biên độ thích hợp, trigơ có thể chuyển về một trong hai trạng thái cân bằng, và giữ nguyên trạng thái đó chừng nào chưa có tín hiệu tác dụng làm thay đổi trạng thái của nó. Trạng thái tiếp theo của trigơ không những phụ thuộc vào tín hiệu đầu vào mà còn phụ thuộc vào trạng thái hiện tại của nó. Như vậy nó có tính chất nhớ và nó được sử dụng làm các phần tử nhớ. Trigơ được tạo thành từ các phần tử logic cơ bản.

Trigơ có từ 1 đến một vài lối điều khiển, có hai đầu ra luôn luôn ngược nhau là Q và $\overline{Q}$. Tuỳ từng loại trigơ có thể có thêm các đầu vào lập (PRESET) và đầu vào xoá (CLEAR). Ngoài ra, trigơ còn có đầu vào đồng bộ (CLOCK). Hình 4.2 là sơ đồ khối tổng quát của trigơ.

PTIT




Hình 4. 2. Sơ đồ tổng quát của một trigơ

Phân loại:

Theo chức năng làm việc của của các đầu vào điều khiển: hiện nay thường sử dụng loại trigơ một đầu vào như trigơ D, T; loại hai đầu vào như trigơ RS, trigơ JK.

Theo phương thức hoạt động có hai loại: trigơ đồng bộ và trigơ không đồng bộ. Trong loại trigơ đồng bộ lại được chia làm hai loại: trigơ thường và trigơ chủ - tớ (Master- Slave).

Sơ đồ khối của sự phân loại trigơ được cho ở hình 4.3.




Hình 4. 3. Sơ đồ phân loại trigơ

PTIT

4.2.1.1. Trigơ RS


a) Trigơ RS không đồng bộ



Hình 4. 4. Sơ đồ ký hiệu trigơ RS không đồng bộ

Trigơ RS là loại có hai đầu vào điều khiển S, R. Chân S gọi là đầu vào "lập" (SET) và R được gọi là đầu vào "xoá" (RESET).

Hình 4.4 là ký hiệu của trigơ RS trong các sơ đồ logic. Hình 4.5 là sơ đồ nguyên lý của trigơ RS và RS đồng bộ.



Hình 4. 5. Sơ đồ nguyên lý của trigơ RS không đồng bộ cổng NOR và cổng NAND

b) Nguyên lý hoạt động của trigơ RS không đồng bộ cổng NAND

Khi không có tín hiệu, tức là $\overline{R}=\overline{S}=1$, mạch có hai trạng thái ổn định Q = 0 và $\overline{Q}=1$ hoặc Q = 1 và $\overline{Q}=0$. Đầu ra của cổng này được nối trực tiếp với đầu vào của cổng kia, mạch có hồi tiếp dương, do đó mạch hoàn toàn duy trì trạng thái hiện có.

Giả sử trigơ có trạng thái Q = 0 và $\overline{Q}=1$, đưa một xung âm vào đầu $\overline{S}$ mạch chuyển nhanh sang trạng thái Q = 1, $\overline{Q}=0$, và tự động duy trì ở trạng thái này. Vì thế xung âm đầu vào gọi là xung kích.

Giả sử trigơ có trạng thái Q = 1, $\overline{Q}=0$, đưa một xung âm vào đầu $\overline{R}$ mạch chuyển nhanh sang trạng thái Q = 0, $\overline{Q}=1$.

Vì tín hiệu ở đầu vào $\overline{S}$ có thể và chỉ có thể thiết lập trigơ ở trạng thái Q = 1, tín hiệu ở đầu vào $\overline{R}$ có thể và chỉ có thể xóa trigơ vì trạng thái Q = 0, nên thường gọi $\overline{S}$ là đầu vào đặt (Set) và đầu ra $\overline{R}$ là đầu vào xóa (Reset).

$\overline{S}$	$\overline{R}$	Q^{n+1}	**Mod hoạt động**
0	0	x	Cấm
0	1	1	Lập
1	0	0	Xóa
1	1	Q^n	Nhớ

Bảng 4.1. Bảng trạng thái của trigơ RS cổng NAND

Mạch không cho phép đồng thời đưa tín hiệu vào cả $\overline{R}$ và $\overline{S}$, tức là trạng thái $\overline{R}=\overline{S}=0$ bị cấm. Vì nếu $\overline{R}=\overline{S}=0$ thì Q và $\overline{Q}$ đồng thời bằng 1, không phải là trạng thái ổn định của trigơ RS, và không thể xác định trạng thái trước của nó.

Chúng ta có thể xem Q^n , $\overline{R}$, $\overline{S}$ là biến của hàm logic Q^{n+1} . Căn cứ vào bảng Các nô hình 4.6 tìm được phương trình đặc trưng:

$$\begin{cases} Q^{n+1}=S+\overline{R}.Q^n \\ \overline{S}.\overline{R}=1 \end{cases} \qquad (4.1)$$

Hình 4.6 trình bày bảng Các nô của Q^{n+1}

PTIT

Q^n \ $\bar{S}\bar{R}$	00	01	11	10
0	X	1	0	0
1	X	1	1	0

Hình 4. 6. Bảng Các nô của Q^{n+1}

Bảng trạng thái của trigơ RS dùng cổng NOR được cho ở bảng 4.2.

S	R	Q^{n+1}	Mod hoạt động
0	0	Q^n	Nhớ
0	1	0	Xoá
1	0	1	Lập
1	1	x	Cấm

Bảng 4.2. Bảng trạng thái của trigơ RS

C	S	R	Q^{n+1}	Mod hoạt động
0	x	x	Q^n	Nhớ
1	0	0	Q^n	Nhớ
1	0	1	0	Xoá
1	1	0	1	Lập
1	1	1	x	Cấm


Bảng 4.3. Bảng trạng thái của trigơ RS đồng bộ cổng NAND

Đặc điểm của Trigơ cơ bản:


- Ưu điểm: Mạch đơn giản, có thể nhớ 1 bit, là cơ sở để cấu trúc các Trigơ hoàn hảo hơn.

- Nhược điểm: Tín hiệu trực tiếp điều khiển trạng thái đầu ra, ứng dụng bị hạn chế, tín hiệu vào ràng buộc lẫn nhau, không ở trạng thái cấm.

c) Trigơ RS đồng bộ



Hình 4. 7. Sơ đồ ký hiệu trigơ RS đồng bộ



Hình 4. 8. Sơ đồ nguyên lý của trigơ RS đồng bộ cổng NOR và cổng NAND

Sơ đồ ký hiệu của trigơ RS đồng bộ được chỉ ra trên hình 4.7.

PTIT


Để khắc phục nhược điểm của loại trigơ RS cơ bản là trực tiếp điều khiển, người ta thêm vào 2 cổng điều khiển và một tín hiệu điều khiển, đó chính là trigơ RS đồng bộ được trình bày ở hình 4.8.

Nguyên lí hoạt động của trigơ RS đồng bộ cổng NAND:

Khi C = 0 các cổng vào bị ngắt, trigơ RS cơ bản không tiếp thu tín hiệu vào, mạch được duy trì trạng thái cũ. Khi C = 1 các cổng vào thông, mạch sẵn sàng tiếp thu tín hiệu vào R, S.

Nguyên lí hoạt động trigơ RS đồng bộ cũng giống như trigơ RS cơ bản, chúng chỉ khác là chỉ tiếp nhận tín hiệu đầu vào R, S khi C = 1. Vì lí do đó nên gọi là trigơ RS đồng bộ. Bảng trạng thái được chỉ ra trên bảng 4.3.

Đồ thị thời gian dạng xung được trình bày trên hình 4.9.




Hình 4. 9. Đồ thị thời gian dạng xung của trigơ RS

Ưu điểm: Điều khiển chọn mở mạch, trigơ chỉ tiếp thu tín hiệu vào khi C = 1.

Nhược điểm: Trong thời gian C = 1, tín hiệu vào vẫn trực tiếp điều khiển trạng thái đầu ra của trigơ.

4.2.1.2. Trigơ JK



Hình 4. 10 a) Sơ đồ nguyên lý của trigơ JK cổng NAND; b) Sơ đồ ký hiệu của trigơ JK cổng NAND; c) Sơ đồ ký hiệu của trigơ JK cổng NOR.

Trigơ JK là loại trigơ có hai đầu vào điều khiển J, K. Trigơ này có ưu điểm hơn trigơ RS là không còn tồn tại tổ hợp cấm bằng các đường hồi tiếp từ Q về chân R và từ $\overline{Q}$ về S. Tuy nhiên, điểm đặc biệt là trigơ JK còn có thêm đầu vào đồng bộ C. Trigơ có thể lập hay xoá trong khoảng thời gian ứng với sườn âm hoặc sườn dương của xung đồng bộ C. Trigơ JK thuộc loại đồng bộ. Hình 4.10 là sơ đồ nguyên lý, sơ đồ ký hiệu của trigơ JK.


PTIT

Sự hoạt động của trigơ JK được trình bày bằng bảng trạng thái 4.4.

C	J	K	Q^{n+1}	Mod hoạt động
0	x	x	Q^n	Nhớ (đối với loại trigơ JK dùng cổng NAND)
1	x	x	Q^n	Nhớ (đối với loại trigơ JK dùng cổng NOR)
Ck	0	0	Q^n	Nhớ
Ck	0	1	0	Xoá
Ck	1	0	1	Lập
Ck	1	1	$\overline{Q^n}$	Thay đổi trạng thái theo mỗi xung nhịp

Bảng 4.4. Bảng trạng thái của trigơ JK đồng bộ

Từ bảng trạng thái, lập bảng Các nô để tìm phương trình đặc trưng: J, K và Q^n là biến (bỏ qua clock) và Q^{n+1} là hàm:




Hình 4. 11. Bảng Các nô tìm phương trình đặc trưng của trigơ JK

Từ hình 4.11, có phương trình:

$$Q^{n+1} = J.\overline{Q^n} + \overline{K}.Q^n \qquad (4.1)$$

4.2.1.3. Trigơ D



Hình 4. 12. Sơ đồ nguyên lý và sơ đồ ký hiệu của trigơ D đồng bộ

Trigơ D có sơ đồ nguyên lý và sơ đồ kí hiệu trên hình 4.10 có 1 đầu vào D và 2 đầu ra Q và $\overline{Q}$. Bảng 4.5 là bảng trạng thái của trigơ D

Q^n	**D**	Q^{n+1}
0	0	0
0	1	1
1	0	0
1	1	1


Bảng 4.5. Bảng trạng thái trigơ D

PTIT

Từ bảng trạng thái 4.5, tìm được phương trình đặc trưng của trigơ D:

$$Q^{n+1} = D \tag{4.2}$$


với điều kiện đã xuất hiện sườn dương C, nếu điều kiện này không thỏa mãn, trigơ giữ nguyên trạng thái cũ. Đồ thị thời gian của dạng xung của trigơ D được trình bày trên hình 4.13.



Hình 4. 13. Dạng xung của Trigơ D

4.2.1.4. Trigơ T (Toggle – lật)

Trigơ T là mạch điện có chức năng duy trì và chuyển đổi trạng thái tùy thuộc vào tín hiệu đầu vào T trong điều kiện định thời của C, kí hiệu logic được trình bày trên hình 4.14.



Hình 4. 14. Kí hiệu logic của Trigơ T

Nếu cho J = K= T, trigơ JK chuyển thành trigơ T. Phương trình đặc trưng:

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n = T\overline{Q^n} + \overline{T}Q^n$$

$$Q^{n+1} = T \oplus Q^n \tag{4.3}$$

với điều kiện xuất hiện sườn âm C.

T = 0 dù có sườn âm của C thì $Q^{n+1} = Q^n$ vào duy trì trạng thái cũ.

T = 1 có sườn âm của C thì $Q^{n+1} = \overline{Q^n}$


Bảng 4.6: Bảng trạng thái của Trigơ T

Q^n	**T**	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

Bảng 4.6: Bảng trạng thái của Trigơ T

Đồ thị thời gian dạng sóng của Trigơ T được chỉ ra trên hình 4.15.

PTIT



Hình 4. 15. Đồ thị thời gian dạng sóng của Trigơ T


4.2.1.4. Trigơ T'

Trigơ T' là mạch điện chỉ có chức năng chuyển đổi trạng thái trong điều kiện định thời của C. Trigơ T' là Trigơ T mà T =1. Phương trình đặc trưng:

$$Q^{n+1} = T \oplus Q^n = 1 \oplus Q^n = \overline{Q^n} \qquad (4.4)$$

với điều kiện xuất hiện sườn âm của C.


Đồ thị thời gian dạng sóng của Trigơ T' được trình bày trên hình 4.16.



Hình 4. 16. Đồ thị thời gian dạng sóng của Trigơ T'

Nhận xét: Các trigơ D và RS có thể làm việc được ở chế độ không đồng bộ vì mỗi tập tín hiệu vào điều khiển D, RS luôn luôn tồn tại ít nhất 1 trong 2 trạng thái ổn định. Trạng thái ổn định là trạng thái thoả mãn điều kiện $Q^k = Q$. Còn trigơ T và trigơ JK không thể làm việc được ở chế độ không đồng bộ vì mạch sẽ rơi vào trạng thái dao động nếu như tập tín hiệu vào là '11' đối với trigơ JK hoặc là '1' đối với trigơ T. Như vậy, trigơ D, trigơ RS có thể làm việc ở cả hai chế độ: đồng bộ và không đồng bộ còn trigơ T và trigơ JK chỉ có thể làm việc ở chế độ đồng bộ.

4.2.1.4. Các loại trigơ Chủ- tớ (MS-Master- Slave).



Hình 4. 17. Cấu trúc của trigơ MS

Do các loại trigơ đồng bộ trên đều hoạt động tại sườn dương hay sườn âm của xung nhịp nên khi làm việc ở tần số cao thì đầu ra Q không đáp ứng kịp với sự thay đổi của xung nhịp, dẫn đến mạch hoạt động ở tình trạng không được tin cậy. Loại trigơ MS khắc phục được nhược điểm này. Đầu ra của trigơ MS thay đổi tại sườn dương và sườn âm của xung nhịp, nên cấu trúc của nó gồm 2 trigơ giống nhau nhưng cực tính điều khiển của xung Clock thì ngược nhau để đảm bảo sao cho tại mỗi sườn của xung sẽ có một trigơ hoạt động. Về nguyên tắc

PTIT

hoạt động của loại trigơ MS (RS-MS, JK-MS, D-MS, T-MS) hoàn toàn giống như các loại trigơ thông thường (RS, JK, D, T).


Cấu trúc chung của một trigơ MS được minh hoạ ở hình 4.17.

a) Trigơ RS Master- Slave

Mạch này giải quyết triệt để vấn đề trực tiếp điều khiển, đó là nhược điểm của các loại trigơ trên.

Cấu trúc mạch và nguyên lí hoạt động.

Hình 4.18 là sơ đồ của trigơ RS Master Slave gồm 2 trigơ RS cơ bản ghép liên tiếp với nhau, một là trigơ RS Master (trigơ chủ), một là trigơ RS Slave (trigơ tớ), xung đồng hồ cung cấp cho chúng là đảo nhau (qua mạch đảo).



Hình 4. 18. Trigơ RS Master- Slave. Sơ đồ logic (a) ; kí hiệu logic (b)

Nguyên lí hoạt động:

+ Khi C = 0 cổng G, H ngắt nên trigơ Master ngắt, $\overline{C} = 1$cổng C, D thông, nó tiếp thu tín hiệu đầu ra Master do đó $Q = Q^m$, $\overline{Q} = \overline{Q}_m$

+ Sau đột biến sườn dương C.

C = 1, trigơ Master thông qua các cổng G, H tiếp nhận tín hiệu đầu vào, do đó:

$$Q_m^{n+1} = S + \overline{R}.Q_m^n$$

Với điều kiện S, R không đồng thời bằng không.

Khi C = 1 thì $\overline{C} = 0$, trigơ Slave ngắt đầu ra Q và $\overline{Q}$ vẫn duy trì trạng thái cũ.

+ Khi có sườn âm của C.

Xung nhịp C đột biến xuống 0, Trigơ Master ngắt, khi đó $\overline{C}$ đột biến lên 1, Trigơ Slave tiếp nhận tín hiệu đã được trigơ Master ghi nhớ từ thời gian C = 1, nghĩa là trigơ Slave chuyển đổi trạng thái theo biểu thức logic:

$$Q^{n+1} = S + \overline{R}.Q^n \qquad (4.5)$$

Với điều kiện đã xuất hiện sườn âm của xung đồng hồ C.

PTIT

Như vậy trigơ Master Slave đã giải quyết triệt để vấn đề trực tiếp điều khiển. Trạng thái đầu ra không chịu ảnh hưởng trực tiếp của các đầu vào R, S.

Đặc điểm cơ bản:

- Ưu điểm: Cấu trúc điều khiển Master Slave đã giải quyết vấn đề trực tiếp điều khiển, trong khi C = 1 tiếp thu tín hiệu, sườn âm của C kích thích chuyển trạng thái đầu ra.

- Nhược điểm: Vẫn còn ràng buộc giữa R và S khi C = 1.

b) Trigơ JK Master - Slave

Cấu trúc mạch và nguyên lí hoạt động.

Loại trigơ RS master Slave được trình bày trên hình 4.16 vẫn còn sự ràng buộc của R và S. Khi R = S = 1, các cổng G và H đều ở mức thấp, dẫn đến trạng thái cấm $Q_m = 1$ và $\overline{Q}_m = 1$.


Chú ý một điểm sau: Khi C = 1, trigơ Master Slave, Q và $\overline{Q}$ không đổi trạng thái và là đảo của nhau. Do đó chỉ cần đem mức các đầu ra Q và $\overline{Q}$ đưa đến đầu vào của G và H thì có thể khắc phục được tình trạng cả Q_m và $\overline{Q}_m$ đều bằng 1.

Để giải quyết vấn đề trên người ta cải tiến trigơ RS Master Slave theo sơ đồ được trình bày trên hình 4.17, và không dùng tên đầu vào RS mà gọi là J, K. Trigơ JK Master Slave và gọi tắt là trigơ JK.

Theo trình bày trên về sự cải tiến của trigơ JK, nguyên tắc hoạt động giống như trigơ RS Master Slave, chỉ khác sự tương đương sau của tín hiệu đầu vào:

$$S = J.\overline{Q^n} \quad (4.6)$$

$$R = K.Q^n \quad (4.7)$$



Hình 4. 19. Trigơ JK Master Slave Sơ đồ logic (a) Kí hiệu logic (b)

Thay công thức (4.7) và (4.8) vào công thức (4.6) được phương trình:

$$Q^{n+1} = S + \overline{R}.Q^n = J.\overline{Q^n} + \overline{K.Q^n}.Q^n = J.\overline{Q^n} + (\overline{K} + \overline{Q^n}).Q^n$$


$$Q^{n+1} = J.\overline{Q^n} + \overline{K}.Q^n \quad (4.8)$$

PTIT

Với điều kiện đã xuất hiện sườn âm của C, công thức (4.9) là phương trình đặc trưng của trigơ JK.

4.2.2. Đầu vào không đồng bộ của trigơ.


Các đầu vào dữ liệu thông thường của trigơ như D, S, R, J hoặc K là những đầu vào đồng bộ vì chúng có ảnh hưởng lên các đầu ra khi có tác động của xung Clock. Trong thực tế các trigơ còn có thêm 2 đầu vào không đồng bộ, các lối này tác động trực tiếp lên các đầu ra mà không phụ thuộc vào xung Clock. Các đầu vào này thường được ký hiệu là: PRE (lập) và CLR (R -xóa) hoặc $\overline{PRE}$ và $\overline{CLR}(\overline{R})$. Xem hình 4.20 và 4.21.



Hình 4. 20. Đầu vào không đồng bộ ở mức tích cực cao

Khi đầu vào PRE (preset) được kích hoạt thì trigơ sẽ ở trạng thái lập (Q = 1 và $\overline{Q}=0$), lúc này trigơ không phụ thuộc vào các đầu vào đồng bộ hay xung Clock. Khi lối CLR (clear) được kích hoạt thì trigơ sẽ ở trạng thái xóa (Q = 0 và $\overline{Q}=1$), lúc này trigơ cũng không phụ thuộc vào các đầu vào đồng bộ hay xung Clock. Nếu cả hai lối PRE và CLR cùng được kích hoạt thì trạng thái đầu ra sẽ không phù hợp, lúc này Q và $\overline{Q}$ có cùng một trạng thái.

Các đầu vào không đồng bộ cũng như các đầu vào đồng bộ có thể được thiết kế ở mức tích cực cao hoặc thấp. Nếu chúng hoạt động ở mức tích cực thấp thì sẽ có dấu tròn đảo ở ký hiệu logic giống như ký hiệu sườn âm của xung Clock.




Hình 4. 21. Đầu vào không đồng bộ ở mức tích cực thấp

4.2.3. Chuyển đổi giữa các loại trigơ.

Trong thiết bị số có thể cần nhiều loại trigơ khác nhau. Tuy nhiên các IC trong công nghiệp thường chỉ sản xuất một số loại nhất định phổ biến là trigơ D, JK. Mặt khác trong một IC thường có 2 đến 4 trigơ cùng loại, có thể gây ra sự dư thừa loại này nhưng lại thiếu loại khác. Do đó, việc chuyển đổi giữa các loại trigơ là cần thiết. Tìm phương pháp để chuyển đổi giữa các loại trigơ .

Với 4 loại trigơ trên thì có 12 khả năng chuyển đổi sang nhau.


PTIT



Hình 4. 22. Các khả năng chuyển đổi trigơ

4.2.3.1. Phương pháp chuyển đổi giữa các loại trigơ.

Nguyên tắc chung



Hình 4. 23. Sơ đồ khối của phương pháp chuyển đổi trigơ

Chuyển đổi giữa các loại trigơ là việc biến chức năng của một trigơ đã cho thành một trigơ khác loại. Để thực hiện được công việc này bắt buộc phải bổ sung thêm một mạch liên hợp phụ. Sơ đồ khối thể hiện một trigơ đã chuyển đổi được trình bày trên hình 4.23.

Phương pháp chuyển đổi là tìm quan hệ hàm ra của mạch kích thích phụ f_b cũng chính là hàm kích thích của trigơ đã cho với đầu ra của nó và kích thích vào.

Việc chuyển đổi giữa các loại trigơ có thể thực hiện theo một trong hai phương pháp sau:

- Dùng phương trình đặc trưng của trigơ đã cho, kết hợp với phép biến đổi logic cần thiết để đưa nó về phương trình đặc trưng của trigơ cần tìm. Trên cơ sở phương trình đặc trưng, viết ra hàm kích thích và vẽ sơ đồ tương ứng của trigơ.

Phương pháp này tương đối nhanh, nhưng cần kĩ năng biến đổi hàm logic.

- Dùng bảng kích thích của trigơ đã cho và trigơ cần tìm để xác định hàm kích thích sau đó vẽ sơ đồ logic của trigơ cần tìm.

Như đã biết, lập bảng trạng thái cho các trigơ có nghĩa là tìm trạng thái kế tiếp của trigơ khi đã biết tín hiệu vào, còn bảng hàm kích là bảng tìm hàm kích (tín hiệu vào) khi đã biết

PTIT

trạng thái ra. Nói cách khác, lập bảng hàm kích là quá trình ngược lại với việc lập bảng trạng thái.

Từ bảng trạng thái của các trigơ, lập được bảng hàm kích 4.7:

Q^n	Q^{n+1}	RS	JK	D	T
0	0	X0	0X	0	0
0	1	01	1X	1	1
1	0	10	X1	0	1
1	1	0X	X0	1	0

Bảng 4.7. Bảng hàm kích của các loại trigơ

Sau đây, xét một số ví dụ xây dựng các trigơ từ các trigơ cho trước thường hay được sử dụng trong thực tế.

4.2.3.2. Chuyển đổi giữa các loại trigơ

a) Chuyển đổi từ trigơ RS sang JK, D, T, T'.

Chuyển đổi từ trigơ RS sang JK. Để chuyển đổi cần tìm mối quan hệ:

$$S = f_1(Q, J, K) \; ; \qquad R = f_2(Q, J, K)$$

Điều này có thể thực hiện bằng hai cách:

+ Dùng phương trình đặc trưng

Phương trình đặc trưng của trigơ RS có dạng:

$$\begin{cases} Q^{n+1} = S + \overline{R}.Q^n \\ R.S = 0 \end{cases} \tag{4.9}$$

còn phương trình đặc trưng của trigơ JK có dạng:

$$Q^{n+1} = J.\overline{Q^n} + \overline{K}.Q^n \tag{4.10}$$

So sánh (4.10) và (4.11) tìm được:

$$S = J.\overline{Q^n}$$

$$R = K$$

Tuy nhiên, điều kiện ràng buộc R.S = 0 nên khi J = K = 1 ; $Q^n = 0$ thì

$$\begin{cases} R = K = 1 \\ S = J.\overline{Q^n} = 1 \end{cases}$$

Sẽ không thỏa mãn điều kiện R.S = 0.

Có thể biến đổi lại:


$$Q^{n+1} = J.\overline{Q^n} + \overline{K}.Q^n + Q^n.\overline{Q^n} = J.\overline{Q^n} + (\overline{K} + \overline{Q^n})Q^n$$

$$Q^{n+1} = J.\overline{Q^n} + \overline{K.Q^n}.Q^n \tag{4.11}$$

PTIT

So sánh (4.10) và (4.12), tìm được hàm kích:

$$\begin{cases} S = J.\overline{Q^n} \\ R = K.Q^n \end{cases} \quad (4.12)$$



Hình 4. 24. Mạch điện chuyển đổi từ RS sang JK

Hình 4.24 là mạch điện chuyển đổi từ RS → JK (thỏa mãn điều kiện R.S = 0).

+ Dùng bảng kích thích.

Q^n \ JK	00	01	11	10
0	0	0	1	1
1	x	0	0	x

a) Đối với S

Q^n \ JK	00	01	11	10
0	x	x	0	0
1	0	1	1	0

b) Đối với R

Hình 4. 25. Bảng Các nô xác định sự phụ thuộc của S, R vào Q, J, K

Từ bảng hàm kích thích 4.7. Nếu xem Q^n, J, K là biến và S, R là hàm lập được hai bảng Các nô như hình 4.25. Từ bảng Các nô, tìm được kết quả giống công thức (4.13).

$$\begin{cases} S = J.\overline{Q^n} \\ R = K.Q^n \end{cases}$$

Tương tự, tìm được hàm logic chuyển đổi:

$RS \rightarrow D$

$$\begin{cases} R = \overline{D} \\ S = D \end{cases} \quad (4.13)$$

$RS \rightarrow T$


$$\begin{cases} R = T.Q^n \\ S = T.\overline{Q^n} \end{cases} \quad (4.14)$$

$RS \rightarrow T'$


$$\begin{cases} R = Q^n \\ S = \overline{Q^n} \end{cases} \quad (4.15)$$

Mạch chuyển đổi được trình bày trên hình 4.26.

PTIT



a) RS→D b) RS→T



b) RS→T'

Hình 4. 26. Mạch chuyển đổi từ trigơ RS trở thành a) D ; b) T ; c) T'

b) Chuyển đổi từ trigơ JK sang RS, D, T, T'.

Bằng phương pháp tương tự như phần trước, thu được các biểu thức và sơ đồ cần tìm:

+ Từ trigơ JK sang RS.

Biểu thức:

$$\left.\begin{aligned} J &= S \\ K &= R \end{aligned}\right\} \quad (4.16)$$

➔ Sơ đồ 4.27a)

+ Từ JK sang D

Biểu thức:

$$\left.\begin{aligned} J &= D \\ K &= \overline{D} \end{aligned}\right\} \quad (4.17)$$

➔ Sơ đồ hình 4.27b).

+ Từ JK sang T

Biểu thức:

$$\left.\begin{aligned} J &= T \\ K &= T \end{aligned}\right\} \quad (4.18)$$

➔ Sơ đồ hình 4.27c).

+ Từ JK sang T'

Biểu thức:


PTIT

$$\left.\begin{aligned} J = T = 1 \\ K = T = 1 \end{aligned}\right\} \quad (4.19)$$

Hoặc

$$\left.\begin{aligned} J = \overline{Q^n} \\ K = Q^n \end{aligned}\right\} \quad (4.20)$$

➔ Sơ đồ hình 4.27d).



Hình 4. 27. Chuyển đổi từ trigơ JK sang a) RS ; b) D ; c) T ; d) T'

c) Chuyển từ D sang các loại

+ Từ D sang RS

Cân bằng hai phương trình đặc trưng. Tìm được biểu thức:

$$D = S + \overline{R}Q^n \quad (4.21)$$

➔ Sơ đồ hình 4.28a)


+ Từ D sang JK

Biểu thức:

$$D = J\overline{Q^n} + \overline{K}.Q^n \quad (4.22)$$

➔ Sơ đồ hình 4.28b)

PTIT



Hình 4. 28. Mạch điện biến đổi từ D sang a) RS ; b) JK ; c) T ; d) T'

+ Từ D sang T

Biểu thức:

$$D = T \oplus Q^n \tag{4.23}$$

➔ Sơ đồ hình 4.28c)

+ Từ D sang T'

Biểu thức: $D = T \oplus Q^n$

$$T = 1 \rightarrow D = \overline{Q^n} \tag{4.24}$$

➔ Sơ đồ hình 4.28d)

d) Chuyển từ T sang RS, JK, D

+ Từ T sang RS

Biểu thức:

$$T = S.\overline{Q^n} + R.Q^n \tag{4.25}$$

➔ Sơ đồ hình 4.29a).

+ Từ J sang JK:

Biểu thức:

PTIT


$$T = J\overline{Q^n} + \overline{K}.Q^n \qquad (4.26)$$

Sơ đồ hình 4.29a) chỉ cần thay R = K và S = J.

+ Từ T sang D:

Biểu thức: $T = D \oplus Q^n$

Mạch điện được thể hiện hình 4.29c).



Hình 4. 29. Mạch điện chuyển từ T sang a) RS ; b) JK ; c) D

4.3. PHÂN TÍCH MẠCH TUẦN TỰ.

4.3.1. Các bước phân tích mạch tuần tự đồng bộ

Bài toán phân tích là bài toán xác định chức năng của một mạch cho trước. Khi tiến hành phân tích cần tuân theo các bước sau:

- Sơ đồ mạch: Từ sơ đồ cho trước cần xác định chức năng từng phần tử cơ bản của sơ đồ, mối quan hệ giữa các phần tử đó.

- Xác định các đầu vào và ra, số trạng thái trong của mạch: Coi mạch như một hộp đen cần phải xác định các đầu vào và ra của mạch, đặc điểm của các đầu vào, đầu ra. Để xác định được số trạng thái trong của mạch cần phải xác định xem mạch được xây dựng từ bao nhiêu phần tử nhớ (trigơ JK) từ đó xác định được số trạng thái trong có thể có của mạch.

Gọi số trigơ là *n* thì số trạng thái có thể có của mạch là 2^n.

+ Xác định các phương trình:

PTIT

- Xác định phương trình định thời của các trigơ.

- Xác định phương trình hàm ra, phương trình hàm kích của các trigơ.

+ Lập bảng chuyển đổi trạng thái. Bảng này biểu diễn mối quan hệ trạng thái kế tiếp, tín hiệu ra nhị phân với trạng thái hiện tại và các tín hiệu vào tương ứng.

Dựa vào phương trình đặc trưng của trigơ để thiết lập phương trình chuyển đổi trạng thái và từ đó xác định được trạng thái kế tiếp và tín hiệu ra tương ứng với tín hiệu vào và trạng thái hiện tại của mạch.

+ Đồ hình trạng thái: Từ bảng trạng thái xây dựng đồ hình trạng thái và tín hiệu ra của mạch.

+ Vẽ giản đồ dạng xung.

+ Chức năng của mạch: Dựa vào đồ hình trạng thái xác định được chức năng của mạch.

4.3.2. Các bước phân tích mạch tuần tự không đồng bộ

Cũng tương tự mạch tuần tự đồng bộ mạch tuần tự không đồng bộ có các bước phân tích như sau:

+ Xác định các phương trình:

- Xác định phương trình định thời của các trigơ.

- Xác định phương trình hàm ra, phương trình hàm kích của các trigơ.

+ Lập bảng chuyển đổi trạng thái. Bảng này biểu diễn mối quan hệ trạng thái kế tiếp, tín hiệu ra nhị phân với trạng thái hiện tại và các tín hiệu vào tương ứng.

Dựa vào phương trình đặc trưng của trigơ để thiết lập phương trình chuyển đổi trạng thái và từ đó xác định được trạng thái kế tiếp và tín hiệu ra tương ứng với tín hiệu vào và trạng thái hiện tại của mạch. Do mạch tuần tự không đồng bộ có điều kiện kích sườn xung Clock khác nhau nên khi thiết lập bảng phải chú ý đến điều kiện kích sườn xung Clock. Chỉ khi nào đúng sườn xung Clock điều khiển thì phương trình chuyển đổi trạng thái được thiết lập nếu không trạng thái trong của bộ đếm được giữ nguyên.

+ Đồ hình trạng thái: Từ bảng trạng thái xây dựng đồ hình trạng thái và tín hiệu ra của mạch.

+ Vẽ giản đồ dạng xung (đồ thị thời gian). Vẽ giản đồ dạng xung cần lưu ý: trigơ chỉ chuyển đổi trạng thái tương ứng với sườn kích của xung đồng hồ xuất hiện.

+ Chức năng của mạch: Dựa vào đồ hình trạng thái xác định được chức năng của mạch.

4.4. BỘ ĐẾM

4.4.1. Phân tích bộ đếm.

Bộ đếm là loại mạch tuần tự đơn giản, được xây dựng từ các phần tử nhớ là các trigơ và các mạch logic tổ hợp. Bộ đếm hoạt động theo chế độ tuần hoàn, có một đầu vào và một đầu ra chính. Kết thúc vòng tuần hoàn bộ đếm lại quay về trạng thái ban đầu và hàm ra lấy giá trị 1. Ngoài các đầu vào và đầu ra chính còn có các đầu vào và đầu ra phụ. Các đầu vào phụ có thể dùng để lập, xóa trạng thái trong của bộ đếm về một giá trị ban đầu theo mong muốn, hoặc

PTIT


lập trình để tạo mod đếm, hoặc thay đổi tính năng của bộ đếm. Đầu ra phụ cũng có thể bao gồm nhiều loại khác nhau, các đầu ra từ Q_0 đến Q_{n-1} chính là trạng thái của bộ đếm. Khi cần có thể dẫn tín hiệu này qua một bộ giải mã để hiển thị kết quả đếm.

Phần này sẽ đưa ra những đặc điểm cơ bản nhất của bộ đếm và các phương pháp thiết kế bộ đếm.

4.4.1.1. Định nghĩa và phân loại bộ đếm

a . Định nghĩa.

Bộ đếm là một mạch tuần tự tuần hoàn có một đầu vào đếm và một đầu ra, mạch có số trạng thái trong bằng chính hệ số đếm (ký hiệu là M_d). Dưới tác dụng của tín hiệu vào đếm, mạch sẽ chuyển từ trạng thái trong này đến một trạng thái trong khác theo một thứ tự nhất định. Cứ sau M_d tín hiệu vào đếm mạch lại trở về trạng thái xuất phát ban đầu.




Hình 4. 30. Sơ đồ khối của bộ đếm

Các bộ đếm là phần tử cơ bản của các hệ thống số, chúng được sử dụng để đếm thời gian, chia tần số, điều khiển các mạch khác. Bộ đếm được dùng rất nhiều trong các dụng cụ đo lường chỉ thị số, các máy tính điện tử. Bất kỳ hệ thống số hiện đại nào đều sử dụng các bộ đếm. Để xây dựng các bộ đếm, người ta có thể dùng mã nhị phân, hoặc các mã khác như mã Gray, mã N BCD, mã vòng…

Sơ đồ khối được mô tả như ở hình 4. 30.

Đồ hình trạng thái của bộ đếm có hệ số đếm bằng M_d được mô tả ở hình 4.31. Khi không có tín hiệu vào đếm ($\overline{X}_d$) mạch giữ nguyên trạng thái cũ, khi có tín hiệu đếm (X_d) thì mạch sẽ chuyển đến trạng thái kế tiếp.



Hình 4. 31. Đồ hình trạng thái của bộ đếm M_d

Tính chất tuần hoàn của bộ đếm thể hiện ở chỗ: sau M_d tín hiệu vào X_d thì mạch lại quay trở về trạng thái xuất phát ban đầu.

Tín hiệu ra của bộ đếm chỉ xuất hiện (Y = 1) duy nhất trong trường hợp: bộ đếm đang ở trạng thái M_{d-1} và có tín hiệu vào X_d. Khi đó bộ đếm sẽ chuyển về trạng thái 0.

Trong trường hợp cần hiển thị trạng thái của bộ đếm thì phải dùng thêm mạch giải mã.

PTIT

b. Phân loại bộ đếm.

Để phân loại bộ đếm có nhiều cách khác nhau:

+ Căn cứ vào sự khác biệt tình huống chuyển đổi trạng thái của trigơ trong bộ đếm, người ta phân thành hai loại: Bộ đếm đồng bộ (Synchronous), bộ đếm không đồng bộ (Asynchronous).

Trong bộ đếm đồng bộ (hay còn gọi là bộ đếm song song), các trigơ đều chịu tác dụng điều khiển của một xung đồng hồ duy nhất, đó là xung điều khiển đầu vào. Nói cách khác, sự chuyển đổi trạng thái của chúng là đồng bộ. Trong bộ đếm không đồng bộ (bộ đếm nối tiếp), có trigơ chịu tác dụng điều khiển trực tiếp của xung đếm đầu vào, nhưng cũng có trigơ chịu tác dụng điều khiển của xung ở đầu ra của trigơ khác. Vậy sự chuyển đổi trạng thái là không cùng một lúc, tức là không đồng bộ.

+ Căn cứ vào sự khác biệt của hệ số đếm của bộ đếm, người ta phân thành các loại: bộ đếm nhị phân, bộ đếm thập phân, bộ đếm N phân (hay gọi là bộ đếm bất kỳ). Nếu gọi n là số vị trí trong mã số nhị phân (cũng là số trigơ trong bộ đếm), gọi N là số trạng thái tích cực (cũng là số tổ hợp mã hóa được dùng khi lập mã), đối với bộ đếm nhị phân $N = 2^n$, đối với bộ đếm thập phân $N = 10$. Bộ đếm nhị phân và bộ đếm thập phân là trường hợp riêng của bộ đếm N phân. Thường gọi N là dung lượng bộ đếm hoặc độ dài đếm của bộ đếm.


+ Căn cứ vào xung đếm đầu vào, mà số đếm của bộ đếm tăng hay giảm mà người ta phân thành 3 loại: Bộ đếm thuận (Up counter) hay còn gọi là bộ đếm tiến, bộ đếm nghịch (Down counter) hay còn gọi là bộ đếm lùi, bộ đếm thuận nghịch.

+ Phân loại theo khả năng lập trình: người ta phân thành: Bộ đếm có khả năng lập trình (Programable counter), bộ đếm không có khả năng lập trình.

Bộ đếm có khả năng lập trình, là bộ đếm có thể sử dụng với các hệ số đếm khác nhau, tùy thuộc vào tín hiệu điều khiển đưa vào nó. Do vậy, bộ đếm này đa năng hơn các bộ đếm có một hệ số đếm cố định và ngày càng được sử dụng rộng rãi.

4.4.1.2 Bộ đếm đồng bộ

a. Bộ đếm nhị phân đồng bộ.



Hình 4. 32. Bộ đếm thuận nhị phân đồng bộ 4 bit

Bộ đếm nhị phân đồng bộ nói chung cấu trúc bằng trigơ T hoặc các trigơ loại khác nhưng mắc thành trigơ T. Hình 4.32 trình bày bộ đếm thuận nhị phân đồng bộ.

PTIT

Nguyên lý làm việc:

Viết các phương trình:

Xung Clock của 4 trigơ đều là xung đếm đầu vào:

$$C_1 = C_2 = C_3 = C_4 = CLK \tag{4.27}$$

Phương trình kích:

$$\left.\begin{aligned} T_1 &= 1 \\ T_2 &= Q_1^n \\ T_3 &= Q_1^n\, Q_2^n \\ T_4 &= Q_1^n\, Q_2^n\, Q_3^n \end{aligned}\right\} \tag{4.28}$$

Phương trình đặc trưng của trigơ T:

$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$$

Thay phương trình kích vào phương trình đặc trưng, tìm được:

$$\left.\begin{aligned} Q_1^{n+1} &= T_1.\overline{Q_1^n} + \overline{T_1}.Q_1^n = \overline{Q_1^n} \\ Q_2^{n+1} &= T_2.\overline{Q_2^n} + \overline{T_2}.Q_2^n = Q_1^n.\overline{Q_2^n} + \overline{Q_1^n}Q_2^n \\ Q_3^{n+1} &= T_3.\overline{Q_3^n} + \overline{T_3}.Q_3^n = Q_1^n.Q_2^n.\overline{Q_3^n} + \overline{Q_1^n.Q_2^n}Q_3^n \\ Q_4^{n+1} &= T_4.\overline{Q_4^n} + \overline{T_4}.Q_4^n = Q_1^n.Q_2^n.Q_3^n\overline{Q_4^n} + \overline{Q_1^n.Q_2^n.Q_3^n}.Q_4^n \end{aligned}\right\} \tag{4.29}$$

Khi có xung xóa Clear = 0 tất cả $Q_4^nQ_3^nQ_2^nQ_1^n = 0000$;

Clear = 1 mạch ở chế độ đếm.

Dựa vào phương trình chuyển đổi trạng thái, tính được bảng kết quả 4.8.

Trong đó các trạng thái kế tiếp của bộ đếm là: $Q_4^{n+1}Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}$.


Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_4^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	**0**	**0**	**0**	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0

PTIT

Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_4^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	**0**	**0**	**0**	**0**


Bảng 4.8. Bảng trạng thái của bộ đếm

Từ bảng trạng thái, vẽ được đồ hình trạng thái như hình 4.33.



Hình 4. 33. Đồ hình trạng thái của bộ đếm nhị phân


Dạng sóng của bộ đếm thuận nhị phân đồng bộ được trình bày ở hình 4.34.



Hình 4. 34. Dạng sóng bộ đếm thuận nhị phân đồng bộ

b. Bộ đếm nghịch nhị phân đồng bộ.

Sơ đồ được trình bày trên hình 4.35.



Hình 4. 35. Bộ đếm nghịch nhị phân đồng bộ

Xung Clock của 4 trigơ đều là xung đếm đầu vào:

PTIT

$$C_1 = C_2 = C_3 = C_4 = CLK$$

Phương trình kích:

$$\left.\begin{aligned} T_1 &= 1 \\ T_2 &= \overline{Q_1^n} \\ T_3 &= \overline{Q_1^n}.\overline{Q_2^n} \\ T_4 &= \overline{Q_1^n}.\overline{Q_2^n}.\overline{Q_3^n} \end{aligned}\right\} \quad (4.30)$$

Phương trình đặc trưng của trigơ T:

$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$$

Thay phương trình kích vào phương trình đặc trưng, tìm được:

$$\left.\begin{aligned} Q_1^{n+1} &= T_1.\overline{Q_1^n} + \overline{T_1}.Q_1^n = \overline{Q_1^n} \\ Q_2^{n+1} &= T_2.\overline{Q_2^n} + \overline{T_2}.Q_2^n = \overline{Q_1^n}.\overline{Q_2^n} + Q_1^n Q_2^n \\ Q_3^{n+1} &= T_3.\overline{Q_3^n} + \overline{T_3}.Q_3^n = \overline{Q_1^n}.\overline{Q_2^n}.\overline{Q_3^n} + (Q_1^n + Q_2^n).Q_3^n \\ Q_4^{n+1} &= T_4.\overline{Q_4^n} + \overline{T_4}.Q_4^n = \overline{Q_1^n}.\overline{Q_2^n}.\overline{Q_3^n}.\overline{Q_4^n} + (Q_1^n + Q_2^n + Q_3^n).Q_4^n \end{aligned}\right\} \quad (4.31)$$

Khi có xung xóa Clear = 0 tất cả $Q_4^n Q_3^n Q_2^n Q_1^n = 0000$;


Tương tự như phần trên, dùng các phương pháp phân tích cơ bản, lập được bảng chuyển trạng thái 4.9.

Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_4^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	1	1	1	1
1	1	1	1	1	1	1	0
1	1	1	0	1	1	0	1
1	1	0	1	1	1	0	0
1	1	0	0	1	0	1	1
1	0	1	1	1	0	1	0
1	0	1	0	1	0	0	1
1	0	0	1	1	0	0	0
1	0	0	0	0	1	1	1
0	1	1	1	0	1	1	0
0	1	1	0	0	1	0	1
0	1	0	1	0	1	0	0
0	1	0	0	0	0	1	1
0	0	1	1	0	0	1	0
0	0	1	0	0	0	0	1
0	0	0	1	0	0	0	0

Bảng 4.9. Bảng trạng thái bộ đếm nghịch nhị phân đồng bộ


PTIT

Từ bảng trạng thái, vẽ được đồ hình trạng thái như hình 4.36.



Hình 4. 36. Đồ hình trạng thái của bộ đếm nhị phân

Dạng sóng của bộ đếm nghịch được trình bày trên hình 4.37.




Hình 4. 37. Đồ thị dạng xung của bộ đếm nghịch đồng bộ

Nhận xét: So sánh hình 4.32 và hình 4.35, sự khác biệt của bộ đếm nghịch với bộ đếm thuận là đầu ra $\overline{Q}$ của trigơ cung cấp tín hiệu chuyển vị.

c. Bộ đếm thuận nghịch nhị phân đồng bộ.

Sơ đồ được trình bày trên hình 4.38.



Hình 4. 38. Bộ đếm thuận nghịch nhị phân đồng bộ.

Mạch có đầu vào điều khiển đếm thuận, đếm nghịch.

M = 1 mạch đếm thuận.

M = 0 mạch đếm nghịch


Đây thực chất là 2 bộ đếm thuận, nghịch gộp lại với nhau, có thêm một số cổng logic làm nhiệm vụ điều khiển.

PTIT

d. Bộ đếm thập phân đồng bộ.

Bộ đếm thập phân là bộ đếm theo mã nhị- thập phân. Vì tương ứng với nhiều kiểu mã hóa của mã nhị- thập phân, nên bộ đếm cũng có nhiều bộ đếm thập phân khác nhau. Ở đây chỉ giới thiệu bộ đếm thập phân dùng mã nhị- thập phân 8421 hay NBCD.

Sơ đồ được trình bày trên hình 4.39.



Hình 4. 39. Bộ đếm thập phân đồng bộ

Mạch gồm 4 trigơ JK và một số cổng làm nhiệm vụ kích và chuyển vị (nhớ) đầu ra Z, xung đầu vào là CLK.

Nguyên lý hoạt động:

Viết phương trình.

+ Phương trình định thời

$$C_1 = C_2 = C_3 = C_4 = CLK \tag{4.32}$$

+ Phương trình hàm ra:

$$Z = Q_4^n.Q_1^n \tag{4.33}$$

+ Phương trình kích:

$$\left.\begin{aligned} &J_1 = K_1 = 1 \\ &J_2 = \overline{Q_4^n}.Q_1^n \ ; \qquad K_2 = Q_1^n \\ &J_3 = K_3 = Q_2^n.Q_1^n \\ &J_4 = Q_3^n.Q_2^n.Q_1^n \ ; \quad K_4 = Q_1^n \end{aligned}\right\} \tag{4.34}$$

+ Phương trình chuyển đổi trạng thái:

Tìm phương trình chuyển đổi trạng thái bằng cách thay phương trình kích vào phương trình đặc trưng của trigơ JK:

Phương trình đặc trưng của trigơ JK:

$$Q^{n+1} = J.\overline{Q^n} + \overline{K}.Q^n$$

Phương trình chuyển đổi trạng thái như sau:

PTIT

$$\left.\begin{aligned}
Q_1^{n+1} &= J_1.\overline{Q_1^n} + \overline{K_1}.Q_1^n = \overline{Q_1^n} \\
Q_2^{n+1} &= J_2.\overline{Q_2^n} + \overline{K_2}.Q_2^n = Q_1^n.\overline{Q_2^n}.\overline{Q_4^n} + \overline{Q_1^n}Q_2^n \\
Q_3^{n+1} &= J_3.\overline{Q_3^n} + \overline{K_3}.Q_3^n = Q_1^n.Q_2^n.\overline{Q_3^n} + \overline{Q_1^n.Q_2^n}Q_3^n \\
Q_4^{n+1} &= J_4.\overline{Q_4^n} + \overline{K_4}.Q_4^n = Q_1^n.Q_2^n.Q_3^n\overline{Q_4^n} + \overline{Q_1^n}.Q_4^n
\end{aligned}\right\} \quad (4.35)$$

Lập bảng trạng thái:

Bắt đầu từ giá trị $Q_4^nQ_3^nQ_2^nQ_1^n = 0000$ thay vào phương trình trạng thái và phương trình đầu ra, được kết quả ở bảng 4.10.

Giả sử bộ đếm hình 4.39 là bộ đếm hàng đơn vị của hệ thập phân, mạch được chuyển đổi đến trạng thái $1001(= 9)_{10}$ tín hiệu nhớ trở thành mức cao, nhưng thật ra không tác động ngay mà đợi đến sườn âm của xung đồng hồ CLK thứ 10 xuất hiện, thì tín hiệu Z mới kích trigơ hàng chục của hệ thập phân chuyển đổi trạng thái, đồng thời bộ đếm đơn vị trở về 0 tức là mạch trở về trạng thái 0000.

Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_4^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z
0	**0**	**0**	**0**	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	**0**	**0**	**0**	**0**	1
1	0	1	0	1	0	1	1	0
1	0	1	1	0	1	0	0	1
1	1	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0	1
1	1	1	0	1	1	1	1	0
1	1	1	1	0	0	0	0	1


Bảng 4.10. Bảng trạng thái của bộ đếm thập phân đồng bộ

Đồ hình trạng thái của mạch được thể hiện trên hình 4.40.

Lưu ý:


Trong bảng trạng thái 4.10 có 6 trạng thái từ 1010 ÷ 1111 là những trạng thái cấm. Nếu vì một lý do nào đó, ví dụ do nhiễu gây ra, thì mạch điện rơi vào trạng thái cấm, dưới tác dụng của xung clock mạch vẫn quay trở về trạng thái được sử dụng thì kết luận mạch có thể tự khởi động.

PTIT



Hình 4. 40. Đồ hình trạng thái


Dạng sóng của bộ đếm thuận thập phân đồng bộ được trình bày ở hình 4.41.



Hình 4. 41. Dạng sóng bộ đếm thuận thập phân đồng bộ

e. Bộ đếm nghịch thập phân đồng bộ.

Mạch điện được trình bày trên hình 4.42.



Hình 4. 42. Bộ đếm nghịch thập phân đồng bộ

Chúng ta dễ dàng phân tích sơ đồ theo phương pháp tương tự đã dùng ở trên.

Có hai cách để cấu trúc bộ đếm thập phân đồng bộ nhiều chữ số từ bộ đếm thập phân đồng bộ một chữ số.


PTIT

Cách thứ nhất là mắc dây chuyền các bộ đếm một chữ số, nối đầu ra của bộ đếm có trọng số bé với đầu vào của bộ đếm có trọng số lớn tiếp theo. Nguyên tắc hoạt động của bộ đếm 1 chữ số là đồng bộ, còn nguyên tắc làm việc của bộ đếm nhiều chữ số là không đồng bộ.

Cách thứ hai nối đầu ra của bộ đếm trọng số bé với tất cả các đầu vào đồng bộ của 4 trigơ của bộ đếm có trọng số lớn tiếp theo và cũng nối đầu vào cổng chuyển vị (cổng nhớ) với đầu ra của bộ đếm này, còn các xung đồng hồ của các bộ đếm đều là xung đếm đầu vào CLK. Trong cách thứ hai nguyên tắc hoạt động của toàn bộ bộ đếm nhiều chữ số cũng là đồng bộ.

f. Bộ đếm thuận nghịch thập phân đồng bộ.


Sơ đồ được trình bày trên hình 4.43.



Hình 4. 43. Bộ đếm thuận nghịch thập phân đồng bộ

Khi tín hiệu điều khiển thuận nghịch M = 1, bộ đếm là thuận, M = 0 bộ đếm là nghịch.

Phương pháp ghép nối nhiều bộ đếm thuận nghịch thập phân đồng bộ được trình bày trên hình 4.44.



Hình 4. 44. Cách ghép nối nhiều bộ đếm thuận nghịch thập phân đồng bộ

Khi bộ đếm có trọng số bé C = 1 thì bộ đếm trọng số lớn M = 1, T_1 = 1 nó công tác ở chế độ đếm thuận.

PTIT


Khi bộ đếm có trọng số bé B = 1 thì bộ đếm trọng số lớn $\overline{M}=1$, T_1 = 1 nó sẽ đếm nghịch.

Khi bộ đếm có trọng số bé C = B = 0 thì bộ đếm trọng số lớn $M=\overline{M}=T_1=0$, nó ngừng đếm.

e. Bộ đếm N phân đồng bộ.

Sử dụng trigơ có thể xây dựng bộ đếm với hệ số đếm N bất kì.

Một số sơ đồ được trình bày trên hình 4.45.



a) N = 3 b) N = 5

Hình 4. 45. Bộ đếm đồng bộ N phân

4.4.1.3 Bộ đếm không đồng bộ


a. Bộ đếm nhị phân không đồng bộ.

Đếm nhị phân không đồng bộ còn được gọi là bộ đếm nối tiếp. Các trigơ được mắc thành trigơ T', mắc nối tiếp với nhau.

Đặc điểm của bộ đếm này là xung nhịp đếm không được đưa đồng thời vào tất cả các trigơ, mà chỉ được đưa vào đầu vào xung nhịp CLK của trigơ đầu tiên, các đầu vào xung nhịp của các trigơ tiếp theo đều được nối với đầu ra của các trigơ trước liền kề.

Các bộ đếm nhị phân không đồng bộ được phân thành: đếm thuận và đếm nghịch.

Sơ đồ bộ đếm thuận nhị phân không đồng bộ 4 bit được trình bày trên hình 4.46.



Hình 4. 46. Sơ đồ bộ đếm thuận nhị phân không đồng bộ

Nguyên lý hoạt động:

Viết các phương trình:

- Phương trình định thời:

PTIT

$$CLK_1 = \downarrow CLK;\ CLK_1 = \downarrow Q_1;\ CLK_1 = \downarrow Q_2;\ CLK_1 = \downarrow Q_3; \quad (4.36)$$

Trigơ T' trong sơ đồ trên sẽ lật trạng thái mỗi khi xuất hiện sườn âm của xung clock.

Phương trình trạng thái:

$$\left.\begin{aligned} Q_1^{n+1} &= \overline{Q_1^n}\ (\downarrow CLK) \\ Q_2^{n+1} &= \overline{Q_2^n}\ (\downarrow Q_1) \\ Q_3^{n+1} &= \overline{Q_3^n}\ (\downarrow Q_2) \\ Q_4^{n+1} &= \overline{Q_4^n}\ (\downarrow Q_3) \end{aligned}\right\} \quad (4.37)$$

Tính toán:

Giả thiết trạng thái ban đầu $Q_4^n Q_3^n Q_2^n Q_1^n = 0000$; tuần tự thay vào phương trình trạng thái, lập được bảng 4.11.

Trigơ ở sơ đồ trên có thể dùng vi mạch 7476 là trigơ JK, có hai đầu vào không đồng bộ: lập và xóa SD và CD đều tác dụng ở mức thấp, muốn xóa CD = 0, SD =1, muốn đặt SD = 0, CD =1, để bộ đếm làm việc ở chế độ đếm CD = 1, SD = 1


Để trigơ JK trở thành trigơ T' đầu vào đếm J = K = 1.

Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_4^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Điều kiện sườn âm
0	**0**	**0**	**0**	0	0	0	1	CLK_1
0	0	0	1	0	0	1	0	CLK_1, CLK_2
0	0	1	0	0	0	1	1	CLK_1
0	0	1	1	0	1	0	0	CLK_1, CLK_2, CLK_3
0	1	0	0	0	1	0	1	CLK_1
0	1	0	1	0	1	1	0	CLK_1, CLK_2
0	1	1	0	0	1	1	1	CLK_1
0	1	1	1	1	0	0	0	CLK_1, CLK_2, CLK_3, CLK_4
1	0	0	0	1	0	0	1	CLK_1
1	0	0	1	1	0	1	0	CLK_1, CLK_2
1	0	1	0	1	0	1	1	CLK_1
1	0	1	1	1	1	0	0	CLK_1, CLK_2, CLK_3
1	1	0	0	1	1	0	1	CLK_1
1	1	0	1	1	1	1	0	CLK_1, CLK_2
1	1	1	0	1	1	1	1	CLK_1
1	1	1	1	**0**	**0**	**0**	**0**	CLK_1, CLK_2, CLK_3, CLK_4

Bảng 4.11. Bảng trạng thái của bộ đếm nhị phân không đồng bộ


Hình 4.47 là đồ hình trạng thái của bộ đếm.

PTIT



Hình 4. 47. Đồ hình trạng thái của bộ đếm nhị phân


Dạng sóng của bộ đếm được trình bày ở hình 4.48.



Hình 4. 48. Dạng sóng bộ đếm thuận nhị phân không đồng bộ

b. Bộ đếm thuận nhị phân không đồng bộ kích bằng sườn dương.

Bộ đếm thuận nhị phân không đồng bộ kích bằng sườn dương (hình 4.49).




Hình 4. 49. Sơ đồ đếm thuận nhị phân không đồng bộ kích bằng sườn dương

Trong sơ đồ này, dùng 4 trigơ D kích bằng sườn dương được mắc thành trigơ T', đầu vào của các trigơ trừ trigơ đầu tiên được nối với đầu ra đảo $\overline{Q}$ của trigơ có trọng số bé hơn liền kề.

Nguyên tắc hoạt động của sơ đồ này cũng giống như sơ đồ dùng trigơ JK kích bằng sườn âm, cần chú ý điều kiện định thời kích bằng sườn dương.

Dạng sóng của bộ đếm kiểu này được trình bày ở hình 4.50, chú ý là sườn xuống của Q là sườn lên của $\overline{Q}$.


PTIT




Hình 4. 50. Dạng sóng của bộ đếm thuận nhị phân không đồng bộ kích bằng sườn dương

c. Bộ đếm nghịch nhị phân không đồng bộ.

Sơ đồ bộ đếm này được trình bày ở hình 4.51 và 4.52 sử dụng các trigơ mắc thành trigơ T'.



Hình 4. 51. Bộ đếm nghịch nhị phân không đồng bộ kích bằng sườn âm.



Hình 4. 52. Bộ đếm nghịch nhị phân không đồng bộ kích bằng sườn dương.

Nguyên lý hoạt động của bộ đếm nghịch nhị phân không đồng bộ kích bằng sườn âm:

Viết các phương trình:

- Phương trình định thời:

$$CLK_1 = \downarrow CLK;\ CLK_1 = \downarrow \overline{Q_1};\ CLK_1 = \downarrow \overline{Q_2};\ CLK_1 = \downarrow \overline{Q_3}; \qquad (4.38)$$

Trigơ T' trong sơ đồ trên sẽ lật trạng thái mỗi khi xuất hiện sườn âm của xung clock.

Phương trình chuyển đổi trạng thái:

PTIT


$$\left.\begin{aligned} Q_1^{n+1} &= \overline{Q_1^n} \ (\downarrow \text{CLK}) \\ Q_2^{n+1} &= \overline{Q_2^n} \ (\downarrow \overline{Q_1}) \\ Q_3^{n+1} &= \overline{Q_3^n} \ (\downarrow \overline{Q_2}) \\ Q_4^{n+1} &= \overline{Q_4^n} \ (\downarrow \overline{Q_3}) \end{aligned}\right\} \quad (4.39)$$

Giả thiết trạng thái ban đầu $Q_4^n Q_3^n Q_2^n Q_1^n = 0000$; tuần tự thay vào phương trình trạng thái, tìm được bảng 4.12.

Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_4^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	**0**	**0**	**0**	1	1	1	1
1	1	1	1	1	1	1	0
1	1	1	0	1	1	0	1
1	1	0	1	1	1	0	0
1	1	0	0	1	0	1	1
1	0	1	1	1	0	1	0
1	0	1	0	1	0	0	1
1	0	0	1	1	0	0	0
1	0	0	0	0	1	1	1
0	1	1	1	0	1	1	0
0	1	1	0	0	1	0	1
0	1	0	1	0	1	0	0
0	1	0	0	0	0	1	1
0	0	1	1	0	0	1	0
0	0	1	0	0	0	0	1
0	0	0	1	**0**	**0**	**0**	**0**

Bảng 4.12. Bảng trạng thái của bộ đếm nghịch


Hình 4.53 là đồ hình trạng thái của bộ đếm.




Hình 4. 53. Đồ hình trạng thái của bộ đếm nhị phân

Dạng sóng của bộ đếm nghịch nhị phân không đồng bộ trình bày ở hình 4.54.

PTIT



a) Kích bằng sườn âm



b) Kích bằng sườn dương


Hình 4. 54. Dạng sóng của bộ đếm nghịch nhị phân không đồng bộ

d. Bộ đếm thuận nghịch nhị phân không đồng bộ.

Sơ đồ được trình bày ở hình 4.55.

Thực chất đây là mạch ghép của bộ đếm thuận và nghịch nhị phân không đồng bộ. Sơ đồ có thêm đầu vào điều khiển UP/ Down và một số cổng để thực hiện đếm thuận hoặc đếm nghịch.

Đếm thuận: Khi đầu vào UP/ Down = 1, đầu ra Q của trigơ trước nối với đầu vào CLK của trigơ tiếp sau, mạch giống như sơ đồ hình 4.55. Đếm nghịch: Khi đầu vào UP/ Down = 0, đầu ra $\overline{Q}$ của trigơ trước nối với đầu vào CLK của trigơ tiếp sau.




Hình 4. 55. Bộ đếm thuận nghịch nhị phân không đồng bộ

PTIT

Đặc điểm của bộ đếm nhị phân không đồng bộ là cách ghép nối bộ đếm và cấu trúc bộ đếm đơn giản, nhưng có nhược điểm là tần số công tác thấp, xung nhiễu quá độ từ trạng thái mã hóa này sang trạng thái mã hóa khác lớn.

e. Bộ đếm thuận thập phân không đồng bộ.

Sơ đồ được trình bày ở hình 4.56.



Hình 4. 56. Bộ đếm thuận thập phân không đồng bộ

Sơ đồ gồm 4 trigơ JK, các cổng NAND, AND và NOT, CLK là xung đếm đầu vào, Z là tín hiệu chuyển vị (nhớ) đưa đến bộ đếm trọng số lớn hơn tiếp theo.

Nguyên lý hoạt động:

Phương trình định thời:

$$\left.\begin{aligned} &C_1 = \downarrow CLK; \\ &C_2 = C_4 = \downarrow Q_1 \\ &C_3 = \downarrow Q_2 \end{aligned}\right\} \quad (4.40)$$

Phương trình đầu ra:

$$Z = Q_4^n . Q_1^n \quad (4.41)$$

Phương trình kích:

$$\left.\begin{aligned} &J_1 = K_1 = 1 \\ &J_2 = \overline{Q_4^n}\ ; \qquad K_2 = 1 \\ &J_3 = K_3 = 1 \\ &J_4 = Q_3^n . Q_2^n\ ; \quad K_4 = 1 \end{aligned}\right\} \quad (4.42)$$

Theo qui ước đầu vào để trống là nối với mức logic 1.

Tìm phương trình chuyển đổi trạng thái:

Thay các giá trị (4.43) vào phương trình đặc trưng của trigơ JK tìm được:

PTIT

$$\left.\begin{aligned}
Q_1^{n+1} &= J_1.\overline{Q_1^n} + \overline{K_1}.Q_1^n = \overline{Q_1^n} && (\downarrow CLK)\\
Q_2^{n+1} &= J_2.\overline{Q_2^n} + \overline{K_2}.Q_2^n = \overline{Q_2^n}.\overline{Q_4^n} && (\downarrow Q_1)\\
Q_3^{n+1} &= J_3.\overline{Q_3^n} + \overline{K_3}.Q_3^n = \overline{Q_3^n} && (\downarrow Q_2)\\
Q_4^{n+1} &= J_4.\overline{Q_4^n} + \overline{K_4}.Q_4^n = Q_2^n.Q_3^n.\overline{Q_1^n} && (\downarrow Q_1)
\end{aligned}\right\} \quad (4.43)$$


Lập bảng trạng thái:

Khi xung xóa (CD = 0) tất cả các đầu ra $Q_4^nQ_3^nQ_2^nQ_1^n = 0000$. Thay vào phương trình chuyển đổi trạng thái tìm được bảng 4.13.

Q_4^n	Q_3^n	Q_2^n	Q_1^n	Q_4^{n+1}	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z	Điều kiện sườn âm
0	**0**	**0**	**0**	0	0	0	1	0	CLK_1
0	0	0	1	0	0	1	0	0	CLK_1; CLK_2
0	0	1	0	0	0	1	1	0	CLK_1
0	0	1	1	0	1	0	0	0	CLK_1; CLK_2 ; CLK_3
0	1	0	0	0	1	0	1	0	CLK_1
0	1	0	1	0	1	1	0	0	CLK_1; CLK_2
0	1	1	0	0	1	1	1	0	CLK_1
0	1	1	1	1	0	0	0	0	CLK_1; CLK_2 ; CLK_3; CLK_4
1	0	0	0	1	0	0	1	0	CLK_1
1	0	0	1	**0**	**0**	**0**	**0**	1	CLK_1; CLK_2
1	0	1	0	1	0	1	1	0	CLK_1
1	0	1	1	0	1	0	0	1	CLK_1; CLK_2 ; CLK_3; CLK_4
1	1	0	0	1	1	0	1	0	CLK_1
1	1	0	1	0	1	0	0	1	CLK_1; CLK_2 ; CLK_4
1	1	1	0	1	1	1	1	0	CLK_1
1	1	1	1	0	0	0	0	1	CLK_1; CLK_2 ; CLK_3; CLK_4

Bảng 4.13. Bảng trạng thái của bộ đếm thập phân không đồng bộ

Đồ hình trạng thái của mạch được thể hiện trên hình 4.57.




Hình 4. 57. Đồ hình trạng thái

Căn cứ vào đồ hình trạng thái kết luận bộ đếm này có khả năng tự khởi động.

Dạng sóng của bộ đếm thuận thập phân đồng bộ được trình bày ở hình 4.58.


PTIT



Hình 4. 58. Dạng sóng bộ đếm thuận thập phân không đồng bộ

f. Bộ đếm nghịch thập phân không đồng bộ.

Sơ đồ trình bày trên hình 4.59.



Hình 4. 59. Bộ đếm nghịch thập phân không đồng bộ

Cách phân tích cũng tương tự như ở mục trên.

Cách ghép nối các bộ đếm thập phân không đồng bộ 1 chữ số thành bộ đếm nhiều chữ số là ghép nối liên tiếp, đầu ra của bộ đếm có trọng số bé được nối với đầu vào CLK của bộ đếm có trọng số lớn kế tiếp.

4.4.2. Thiết kế bộ đếm

4.4.2.1. Các bước thiết kế bộ đếm

Hình 4.60 là lưu đồ thiết kế bộ đếm.



Hình 4. 60. Lưu đồ thiết kế bộ đếm


PTIT

4.4.2.2. Bộ đếm đồng bộ.

a. Bộ đếm nhị phân.

Ví dụ: Thiết kế bộ đếm nhị phân đồng bộ có $M_d = 4$.

Do $M_d = 4$ nên lập được đồ hình trạng thái ở hình 4.61.



Hình 4. 61. Đồ hình trạng thái của bộ đếm

Từ đồ hình trạng thái, xác định được số trigơ cần dùng để thiết kế bộ đếm (n = 2) và mã hoá các trạng thái đó. Hai trigơ cần để mã hoá các thái là Q_1 và Q_2. Dùng bảng hàm kích 4.14 để xác định các đầu vào kích cho các loại trigơ.

N		n +1		Trigơ Q_2					Trigơ Q_1				
Q_2	Q_1	Q^k_2	Q^k_1	R_2	S_2	J_2	K_2	T_2	R_1	S_1	J_1	K_1	T_1
0	0	0	1	X	0	0	X	0	0	1	1	X	1
0	1	1	0	0	1	1	X	1	1	0	X	1	1
1	0	1	1	0	X	X	0	0	0	1	1	X	1
1	1	0	0	1	0	X	1	1	1	0	X	1	1

Bảng 4.14. Bảng hàm kích

Tối thiểu hoá hàm kích của các trigơ, nhận được kết quả:

Đối với trigơ Q_1:

$$R_1 = \overline{Q_2}\,Q_1 + Q_2Q_1 = Q_1(\overline{Q_2} + Q_2) = Q_1 \quad ; \quad S_1 = \overline{Q_2}\,\overline{Q_1} + Q_2\overline{Q_1} = \overline{Q_1}(\overline{Q_2} + Q_2) = \overline{Q_1}$$

$J_1 = K_1 = 1$;

$T_1 = 1$;

Đối với trigơ Q_2:


$R_2 = Q_2Q_1$; $\quad S_2 = \overline{Q_2}\,Q_1$

$J_2 = K_2 = Q_1$;

$T_2 = Q_1$;

Sơ đồ mạch điện như ở hình 4.62.

PTIT




Hình 4. 62. Bộ đếm Mod 4 dùng trigơ RS; JK; T

b. Bộ đếm N phân (hay bộ đếm có mod đếm bất kỳ).

Ví dụ: Thiết kế bộ đếm đồng bộ có $M_d = 5$.

Do $M_d = 5$ nên lập được đồ hình trạng thái như hình 4.63.



Hình 4. 63. Đồ hình trạng thái của bộ đếm Mod 5

Từ đó xác định được số trigơ cần dùng để thiết kế bộ đếm (n = 3) và mã hoá các trạng thái đó. Ba trigơ cần để mã hoá các thái là Q_3, Q_2 và Q_1.

Cách 1: Dùng bảng hàm kích 4.15 để xác định các đầu vào kích cho các trigơ.

n			**n + 1**			**Trigơ Q_3**		**Trigơ Q_2**		**Trigơ Q_1**	
Q_3	Q_2	Q_1	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	J_3	K_3	J_2	K_2	J_1	K_1
0	0	0	0	0	1	0	X	0	X	1	X
0	0	1	0	1	0	0	X	1	X	X	1
0	1	0	0	1	1	0	X	X	0	1	X
0	1	1	1	0	0	1	X	X	1	X	1
1	0	0	0	0	0	X	1	0	X	0	X

Bảng 4.15. Bảng hàm kích cho trigơ

Tối thiểu hoá hàm kích của các trigơ, nhận được kết quả:

$J_1 = \overline{Q_3}$; $K_1 = 1$;

$J_2 = K_2 = Q_2$;

$J_3 = Q_2Q_1$; $K_3 = 1$;

PTIT

Cách 2: Dùng bảng chuyển đổi trạng thái để tìm hàm kích:

Q_3 \ Q_2Q_1	00	01	11	10
0	001	010	100	011
1	000	x	x	x

Bảng 4.16. Bảng chuyển đổi trạng thái.

Từ bảng 4.16, tách ra làm 3 bảng chuyển đổi riêng biệt cho 3 trigơ để tìm phương trình chuyển đổi trạng thái của các Q_3^{n+1} , Q_2^{n+1} , Q_1^{n+1} .

Q_3 \ Q_2Q_1	00	01	11	10
0	1	0	0	1
1	0	x	x	x

Bảng 4.17. Bảng Các nô xác định Q_1^{n+1}

Q_3 \ Q_2Q_1	00	01	11	10
0	0	1	0	1
1	0	x	x	x

Bảng 4.18. Bảng Các nô xác định Q_2^{n+1}

Từ bảng 4.17 tìm được Q_1^{n+1}, từ Q_1^{n+1} tìm được J_1, K_1:

$$Q_1^{n+1} = \overline{Q_3}.\overline{Q_1}$$
$$Q_1^{n+1} = J_1.\overline{Q_1} + \overline{K_1}.Q_1$$
$$--> J_1 = \overline{Q_3};\ K_1 = 1$$

Từ bảng 4.18 tìm được Q_2^{n+1} , J_2, K_2

$$Q_2^{n+1} = \overline{Q_2}.Q_1 + Q_2.\overline{Q_1}$$
$$Q_i^{n+1} = J_i.\overline{Q_i} + \overline{K_i}.Q_i$$
$$--> J_2 = K_2 = Q_1$$

Q_3 \ Q_2Q_1	00	01	11	10
0	0	0	1	0
1	0	x	x	x

Bảng 4.19. Bảng Các nô xác định Q_3^{n+1}

Từ bảng 4.19 tìm được Q_3^{n+1} , J_3, K_3

PTIT

$$Q_3^{n+1} = \overline{Q_3}.Q_2.Q_1$$
$$Q_i^{n+1} = J_i.\overline{Q_i} + \overline{K_i}.Q_i$$
$$--> J_3 = Q_2.Q_1;\ K_3 = 1$$


Kiểm tra khả năng tự khởi động bằng bảng 4.20.

n			n + 1		
Q_3	Q_2	Q_1	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
1	0	1	0	1	0
1	1	0	0	1	0
1	1	1	0	0	0

Bảng 4.20. Kiểm tra khả năng tự khởi động

Nhìn vào bảng trạng thái 4.20, trạng thái dư sau một số xung nhịp đều quay trở lại vòng đếm nên kết luận rằng bộ đếm này tự khởi động.

Sơ đồ mạch điện ở hình 4.64.



Hình 4. 64. Bộ đếm đồng bộ Mod 5

4.4.2.3. Bộ đếm không đồng bộ.

a. Bộ đếm nhị phân

Các bộ đếm này có sơ đồ rất đơn giản với đặc điểm:

- Chỉ dùng một loại trigơ T hoặc JK. Nếu dùng trigơ T thì đầu vào T luôn được nối với mức logic '1', nếu dùng trigơ JK thì J và K được nối với nhau và nối với mức '1'.

- Đầu ra của trigơ trước được nối với đầu vào xung nhịp của trigơ sau kế tiếp. Khi đếm tiến thì lấy ở đầu ra Q, khi đếm lùi thì lấy ở đầu ra $\overline{Q}$ (với giả thiết xung Clock tích cực tại sườn âm ↓).

- Tín hiệu vào X_d luôn được đưa tới đầu vào xung nhịp của trigơ có trọng số nhỏ nhất.


Ví dụ đối với bộ đếm nhị phân không đồng bộ $M_d = 2^n$ dùng các trigơ Q_1, Q_2 …Q_{n-1} với Q_1 là bit có trọng số nhỏ nhất, Q_{n-1} là bit có trọng số lớn nhất:

- Khi đếm tiến: $C_{Q1} = X$; $C_{Q2} = Q_1$…$C_{Qn-1} = C_{Qn-2}$.

- Khi đếm lùi: $C_{Q1} = X$; $C_{Q2} = \overline{Q_1}$ …$C_{Qn-1} = C_{\overline{Qn-2}}$

PTIT

Sơ đồ của bộ đếm nhị phân không đồng bộ 3 bit (M_d = 8 - đếm tiến) dùng trigơ JK được cho ở hình 4.65.




Hình 4. 65. Bộ đếm nhị phân không đồng bộ 3 bit

b. Bộ đếm N phân (hay bộ đếm có mod đếm bất kỳ).

Ví dụ: Thiết kế bộ đếm M_d = 5 không đồng bộ.

Từ yêu cầu bài toán, xây dựng đồ hình trạng thái như ở hình 4.66.




Hình 4. 66. Đồ hình trạng thái bộ đếm mod 5 không đồng bộ

- Chọn lựa mã hoá trạng thái

Có 5 trạng thái nên số trigơ bằng 3, chọn trigơ JK. Chọn mã BCD8421.

S_0 = 000; S_1 = 001; S_2 = 010; S_3 = 011; S_4 = 100.

- Chọn xung đồng hồ từ giản đồ xung 4.67.




Hình 4. 67. Giản đồ xung của bộ đếm mod 5

$C_1 = \downarrow C$; $C_2 = \downarrow Q_1$; $C_3 = \downarrow C$;

- Tìm hệ phương trình:

Khi xét trạng thái kế tiếp của các trigơ, ngoài những trạng thái không được dùng để mã hóa (từ $S_5 \div S_7$ = 101÷111) còn có các trạng thái không thỏa mãn điều kiện kích của xung Clock (nghĩa là không đúng sườn xung Clock hoặc chưa xuất hiện sườn xung Clock), các trạng thái này là tùy chọn và đều được dùng để tối thiểu hóa.

PTIT



Bảng 4.21. Bảng chuyển đổi trạng thái và bảng tìm hàm kích

Sau khi tối thiểu hoá bằng bảng 4.21, nhận được hệ phương trình:

$Q_1^{n+1} = \overline{Q_3}\,\overline{Q_1}$

$Q_2^{n+1} = \overline{Q_2}$

$Q_1^{n+1} = \overline{Q_3}\,Q_2\,Q_1$

Kiểm tra khả năng tự khởi động bằng bảng 4.22.

n			n + 1		
Q_3	Q_2	Q_1	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
1	0	1	0	1	0
1	1	0	0	1	0
1	1	1	0	0	0

Bảng 4.22. Kiểm tra khả năng tự khởi động


Nhìn vào bảng 4.22, các trạng thái dư sau 1 số xung nhịp đều quay trở lại vòng đếm, do vậy bộ đếm này tự khởi động.

Từ hệ phương trình trạng thái, tìm được phương trình hàm kích bằng cách đồng nhất chúng với phương trình đặc trưng: $Q_i^{n+1} = J_i\,\overline{Q_i} + \overline{K_i}\,Q_i$;

$J_1 = \overline{Q_3}$; $K_1 = 1$; $J_2 = K_2 = 1$; $J_3 = Q_1Q_0$; $K_3 = 1$;

Từ hệ phương trình hàm kích, vẽ được mạch điện của bộ đếm Mod 5 không đồng bộ như hình 4.68.

PTIT



Hình 4. 68. Bộ đếm Mod 5 không đồng bộ

4.4.3. Giới thiệu một số IC đếm

4.4.3.1. IC đếm đồng bộ 54/74

Việc thiết kế các bộ đếm đồng bộ bằng cách sử dụng các trigơ đã được thảo luận trên đây. Các bộ đếm dành cho bất kỳ đồ hình trạng thái nào và bất kỳ trigơ nào đều có thể được thiết kế bằng các phương pháp này. Một vài bộ đếm (MSI) có sẵn và được cho trong bảng 4.23. Tất cả các IC này đều hoạt động tại sườn dương của xung Clock.

Tên IC	Mô tả	Đặc tính
74160	Bộ đếm thuận (UP) thập phân	Preset đồng bộ và Clear không đồng bộ
74161	Bộ đếm thuận (UP) nhị phân 4 bit	Preset đồng bộ và Clear không đồng bộ
74162	Bộ đếm thuận (UP) thập phân	Preset đồng bộ và Clear đồng bộ
74163	Bộ đếm thuận (UP) nhị phân 4 bit	Preset đồng bộ và Clear đồng bộ
74168	Bộ đếm thuận nghịch (UP/DOWN) thập phân	Preset đồng bộ và không Clear
74169	Bộ đếm thuận nghịch (UP/DOWN) nhị phân 4 bit	Preset đồng bộ và không Clear
74190	Bộ đếm thuận nghịch (UP/DOWN) thập phân	Preset đồng bộ và không Clear
74191	Bộ đếm thuận nghịch (UP/DOWN) nhị phân 4 bit	Preset đồng bộ và không Clear
74192	Bộ đếm thuận nghịch (UP/DOWN) thập phân	Preset đồng bộ và Clear
74193	Bộ đếm thuận nghịch (UP/DOWN) nhị phân 4 bit	Preset đồng bộ và Clear

Bảng 4.23. Một số loại IC thông dụng

4.4.3.2. IC đếm không đồng bộ 54/74

Tên IC	Mô tả	Đặc tính
7490	Bộ đếm BCD	Có đầu vào lập (Set) và xóa (Reset)
74290	Bộ đếm BCD	Có đầu vào xóa (Reset)
7492	Bộ đếm chia chẵn cho 12	Có đầu vào xóa (Reset)
7493	Bộ đếm nhị phân 4 bit	Có đầu vào xóa (Reset)
74293	Bộ đếm nhị phân 4 bit	Có đầu vào xóa (Reset)
74176	Bộ đếm BCD	Có đầu vào xóa (Reset); Có các đầu vào nạp dữ liệu
74196	Bộ đếm BCD	Có đầu vào xóa (Reset); Có các đầu vào nạp dữ liệu
74177	Bộ đếm nhị phân	Có đầu vào xóa (Reset); Có các đầu vào nạp dữ liệu
74197	Bộ đếm nhị phân	Có đầu vào xóa (Reset); Có các đầu vào nạp dữ liệu

PTIT


Tên IC	Mô tả	Đặc tính
74390	Hai bộ đếm thập phân	Có đầu vào xóa (Reset)
74393	Hai bộ đếm nhị phân 4 bit	Có đầu vào xóa (Reset);
74490	Hai bộ đếm BCD	Có đầu vào lập (Set) và xóa (Reset)

Bảng 4.24. Một số loại IC thông dụng

Tất cả các IC giới thiệu trong bảng 4.24 đều hoạt động tại sườn âm của xung Clock. Các loại IC này đều có bốn trigơ MS.

a. IC 7490, 74390 và IC 74490.

Hình 4.69 biểu thị cấu trúc cơ bản của IC 7490. Nó bao gồm 4 trigơ cung cấp bộ đếm gồm hai Mod đếm: Mod 2 và Mod 4. Các bộ đếm Mod 2 và Mod 5 có thể được sử dụng một cách độc lập. Trigơ A thực hiện đếm Mod 2, Trigơ B, C, D thực hiện đếm Mod 4.



Hình 4. 69. Cấu trúc cơ bản của IC 7490

Hai đầu vào xóa (Reset) là R_1 và R_2, chúng hoạt động ở mức tích cực cao.

Hai đầu vào lập (Set) là S_1 và S_2,. Khi chúng ở trạng thái 1 thì bộ đếm được nạp giá trị 1001_2.

IC 74390 gồm có hai bộ đếm BCD độc lập tương tự như 7490, có một đầu vào xóa (Reset) cho từng bộ đếm.

IC 74490 gồm có hai bộ đếm BCD độc lập. Mỗi phần có chứa 4 trigơ, mỗi phần đều có một đầu vào lập (S) và một đầu vào xóa (R) hoạt động ở mức tích cực cao.

Bảng 4.25 mô tả chức năng của IC 7490.

R_1	R_2	S_1	S_2	Q_D	Q_C	Q_B	Q_A
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X	Thực hiện đếm			
X	L	X	L	Thực hiện đếm			
L	X	X	L	Thực hiện đếm			
X	L	L	X	Thực hiện đếm			

Bảng 4.25. Bảng chức năng của IC7490

PTIT

Bảng 4.26 mô tả chức năng của IC 74290.

$R_{0(1)}$	$R_{0(2)}$	$R_{9(1)}$	$R_{9(2)}$	Q_D	Q_C	Q_B	Q_A
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X	Thực hiện đếm			
X	L	X	L	Thực hiện đếm			
L	X	X	L	Thực hiện đếm			
X	L	L	X	Thực hiện đếm			

Bảng 4.26. Bảng chức năng của IC74290


Để thực hiện đếm Mod 10 (BCD) thì đầu ra Q_A được nối với xung Clock B. Tín hiệu cần đếm được đưa vào xung clock A.

Ngoài ra bộ đếm này cũng có thể tạo ra các Mod khác nhau (nhỏ hơn 10) bằng phương pháp hồi tiếp về chân Reset.

Ví dụ: Thiết kế bộ đếm chia hết cho 6 bằng IC 7490.

Trước hết, chuyển 6_{10} sang nhị phân để tìm đầu ra cần xóa: 0110_2. Như vậy, đầu ra cần xóa là Q_B và Q_C.


Để thực hiện được mạch chia này, phải nối bộ đếm về trạng thái chia hết cho 1010, sau đó nối đầu ra Q_B và Q_C với 2 chân Reset: R_1 và R_2. Hình 4.70 minh họa bộ đếm này.



Hình 4. 70. Bộ đếm chia hết cho 6.

b. IC 7492, 7493, IC 74293, 74393.

Cấu trúc chung của các IC đếm này được cho ở hình 4. 71.



Hình 4. 71. Sơ đồ khối của IC

PTIT

Hoạt động của những bộ đếm này giống như IC 7490, chỉ khác là không có các đầu vào lập và Mod 6 không đếm theo trình tự nhị phân. Trình tự này được cho trong bảng 4.27. Các IC này thường không dùng làm các bộ đếm mà dùng làm bộ chia tần.

CLK	Q_D	Q_C	Q_B
0	0	0	0
1	0	0	1
2	0	1	0
3	1	0	0
4	1	0	1
5	1	1	0

Bảng 4.27. Bảng trạng thái Mod 6 của IC

Bảng 4.28 mô tả chức năng của bộ đếm 7492/ 7493/ 74293.

R_{01}	R_{02}	Q_D	Q_C	Q_B	Q_A
H	H	L	L	L	L
L	X	Thực hiện đếm			
X	L	Thực hiện đếm			

Bảng 4.28. Bảng chức năng của IC

IC 74393 gồm hai bộ đếm nhị phân 4 bit với một đầu vào xóa (Reset) cho mỗi bộ đếm, chúng hoạt động ở mức tích cực cao.

4.5. Bộ ghi dịch (Shift Register)

4.5.1. Giới thiệu chung:

Bộ ghi dịch còn gọi là thanh ghi dịch là phần tử không thể thiếu được trong CPU, trong các hệ vi xử lí. Nó có khả năng ghi (nhớ) số liệu và dịch thông tin (sang phải hoặc sang trái).

Bộ ghi dịch được cấu tạo từ một dãy phần tử nhớ được mắc liên tiếp với nhau và một số các cổng logic cơ bản hỗ trợ. Muốn ghi và truyền một từ nhị phân n bit cần n phần tử nhớ (n trigơ). Trong các bộ ghi dịch thường dùng các trigơ đồng bộ như trigơ RS, T, JK, D.

Thông thường người ta hay dùng trigơ D hoặc các trigơ khác nhưng mắc theo kiểu trigơ D để tạo thành các bộ ghi.

Phân loại:

- Phân theo cách đưa tín hiệu vào và lấy tín hiệu ra:

Vào nối tiếp, ra song song– SIPO (Serial Input, Parallel Output): thông tin được đưa vào thanh ghi dịch tuần tự từng bit một, số liệu được đưa ra đồng thời tức là tất cả n trigơ của thanh ghi được đọc cùng một lúc.

Vào song song, ra song song – PIPO (Parallel Input, Parallel Output): thông tin được đưa vào và lấy ra đồng thời ở n trigơ.

Vào nối tiếp, ra nối tiếp – SISO (Serial Input, Serial Output): thông tin được đưa vào và lấy ra tuần tự từng bit một.

PTIT

Vào song song, ra nối tiếp – PISO (Parallel Input, Serial Output): thông tin được đưa vào đồng thời cả n trigơ, lấy ra tuần tự từng bit một dưới sự điều khiển của xung nhịp.

- Phân theo hướng dịch:

Dịch phải, dịch trái, dịch hai hướng, dịch vòng

- Phân theo đầu vào:

Đầu vào đơn: mỗi trigơ trong bộ ghi dịch chỉ sử dụng một đầu vào điều khiển, ví dụ như trigơ D hay các trigơ khác mắc theo kiểu D.

Đầu vào đôi: các trigơ trong bộ ghi dịch sử dụng cả hai đầuvào điều khiển , ví dụ hai đầu vào điều khiển của trigơ JK hay trigơ RS.

- Phân theo đầu ra:

Đầu ra đơn: mỗi trigơ trong bộ ghi dịch chỉ có một đầu ra Q_i (hay $\overline{Q_i}$) được đưa ra chân của vi mạch.

Đầu ra đôi: cả hai đầu ra của trigơ Q_i và $\overline{Q_i}$ đều được đưa ra chân của vi mạch.

Nếu kết hợp một số chức năng trên được bộ ghi dịch đa năng.

Tên IC	Mô tả
7491, 7491A	8 bit - vào nối tiếp, ra song song
7494	4 bit - vào song song, ra nối tiếp
7495	4 bit - vào nối tiếp/song song, ra song song (dịch phải, dịch trái)
7496	5 bit – vào song song, ra song song; vào nối tiếp, ra nối tiếp
7499	4 bit – dịch theo hai hướng
74164	8 bit - vào nối tiếp, ra song song
74165	8 bit - vào nối tiếp/song song, ra nối tiếp
74166	8 bit - vào nối tiếp/song song, ra nối tiếp
74178, 74179	4 bit – dịch theo hai hướng
74194	4 bit – dịch theo hai hướng
74195	4 bit - vào nối tiếp/song song, ra song song
74198	8 bit – dịch theo hai hướng
74199	8 bit - vào nối tiếp/song song, ra song song
74295A	4 bit 3 trạng thái - vào nối tiếp/song song, ra song song theo hai hướng
74395	4 bit 3 trạng thái - vào nối tiếp/song song, ra nối tiếp/song song

Bảng 4.29. Giới thiệu 1 số IC ghi dịch

Ứng dụng của bộ ghi dịch:

Bộ ghi dịch được sử dụng rộng rãi để nhớ dữ liệu, chuyển dữ liệu từ song song thành nối tiếp và ngược lại. Bộ ghi dịch là thành phần không thể thiếu được trong CPU của các hệ vi xử lý, trong các cổng vào/ra có khả năng lập trình.

Bộ ghi dịch còn được dùng để thiết kế bộ đếm, tạo dãy tín hiệu nhị phân tuần hoàn…

PTIT


Các bộ ghi dịch có thể được thiết kế bằng cách sử dụng các trigơ rời rạc hoặc được tích hợp trên các chip.

Bảng 4.29 giới thiệu một số IC TTL 54/74.

4.5.2. Bộ ghi song song

Sơ đồ bộ ghi song song được trình bày trên hình 4.72.

Trong sơ đồ dùng 4 trigơ D và một mạch điều khiển ra dùng cổng AND 2 đầu vào.




Hình 4. 72. Sơ đồ logic bộ ghi song song 4 bit

Hoạt động của sơ đồ như sau:

Đầu tiên dùng xung xóa CD = 0 để đầu ra $Q_1\ Q_2\ Q_3\ Q_4 = 0\ 0\ 0\ 0$. Các số liệu cần ghi đưa vào D_1, D_2, D_3, D_4. Khi có một xung điều khiển ghi đưa tới đầu vào CLK, dữ liệu được nạp vào bộ nhớ song song và cho đầu ra song song $Q_1\ Q_2\ Q_3\ Q_4 = D_1\ D_2\ D_3\ D_4$. Mỗi đầu ra Q được đưa tới 1 đầu vào của các cổng AND. Muốn cho dữ liệu tới các đầu ra, đầu vào "điều khiển ra" phải bằng 1.

4.5.3. Bộ ghi dịch nối tiếp



Hình 4. 73. Bộ ghi nối tiếp dịch phải

Bộ ghi dịch nối tiếp có thể dịch phải, dịch trái và cho ra song song hoặc ra nối tiếp. Hình 4.73 giới thiệu sơ đồ bộ ghi dịch vào nối tiếp dịch phải ra song song và ra nối tiếp

Đây là sơ đồ chỉ có đầu vào nối tiếp, còn đầu ra có cả ra song song và ra nối tiếp. Hoạt động của mạch được giải thích bằng bảng 4.30.

PTIT

CLK	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0
1	D_4	0	0	0
2	D_3	D_4	0	0
3	D_2	D_3	D_4	0
4	D_1	D_2	D_3	D_4
5	0	D_1	D_2	D_3
6	0	0	D_1	D_2
7	0	0	0	D_1

Bảng 4.30. Bảng trạng thái của bộ ghi dịch

Giả sử muốn nhập số liệu D_1, D_2, D_3, D_4, đây là mạch ghi dịch phải, do đó phải bit D_4 trước. Sau 4 xung nhịp thì cả 4 bit số liệu được nạp xong.

Cách lấy số liệu ra:

+ Ra song song: Sau 4 xung nhịp nạp xong số liệu, ở 4 đầu ra Q: Q_1 Q_2 Q_3 Q_4 = D_1 D_2 D_3 D_4; muốn lấy ra song song thì cho đầu "điều khiển ra" = 1.

+ Ra nối tiếp: Lấy ra ở Q_4 (trigơ cuối cùng).

Sau 4 xung nhịp đã nạp xong, D_4 xuất hiện ở đầu ra nối tiếp, vậy cần 3 xung nữa để D_1 D_2 D_3 được đưa ra Q_4.

Tóm lại, muốn ghi nối tiếp 4 bit cần 4 xung CLK và cho ra ở đầu ra song song. Còn để lấy số liệu ra nối tiếp cần thêm 3 xung nhịp nữa.

4.5.4. Ứng dụng của bộ ghi dịch

Ứng dụng cơ bản của các bộ ghi dịch là lưu trữ dữ liệu tạm thời và xử lý bit. Một số ứng dụng chung của bộ ghi dịch được trình bày sau đây:

a. Tạo trễ

Bộ ghi dịch SISO có thể được dùng để tạo thời gian trễ Δt cho các tín hiệu số và được cho bởi công thức:

$$\Delta t = N \times \frac{1}{f_C} \quad (4.44)$$

Trong đó N là số trigơ và f_C = là tần số xung Clock.

Như vậy, một xung đầu vào xuất hiện tại đầu ra sẽ bị trễ một khoảng thời gian Δt. Thời gian trễ này được tạo bởi tần số xung Clock hoặc số lượng trigơ có trong bộ ghi dịch.

b. Bộ chuyển dữ liệu từ nối tiếp sang song song

Nhờ bộ ghi dịch SIPO mà dữ liệu ở dạng nối tiếp được chuyển sang dạng song song.

c. Bộ chuyển dữ liệu từ song song sang nối tiếp

Nhờ bộ ghi dịch PISO mà dữ liệu ở dạng song song được chuyển sang dạng nối tiếp.


PTIT

d. Bộ đếm vòng


Sơ đồ mạch được chỉ ra trên hình 4.74.

Mạch được phản hồi từ đầu ra về đầu vào thông qua biểu thức $D_1 = Q_n$, tức là nối đầu ra Q của trigơ thứ *n* với đầu vào D của trigơ đầu tiên tính từ trái sang phải. Lúc này trigơ tạo thành mạch vòng nên gọi là bộ đếm vòng; thực chất đây là bộ ghi dịch tự tuần hoàn.

Bằng phương pháp phân tích bộ đếm, có thể tìm được đồ hình trạng thái của bộ đếm vòng như hình 4.75.




Hình 4. 74. Bộ đếm vòng



Hình 4. 75. Đồ hình trạng thái bộ đếm vòng

Nhìn vào đồ hình trạng thái, thấy rằng trong số đồ hình trên chỉ có một đồ hình thỏa mãn mã vòng (xem chương 1) là 1000, 0100, 0010, 0001. Do vậy, để mạch hoạt động chính xác, phải dùng xung kích (có thể sử dụng chân Preset) để đưa bộ đếm vào trạng thái sử dụng (ví dụ: 1000), sau đó mới tác động xung Clock.

Từ các đồ hình trạng thái này, thấy bộ đếm này không tự khởi động, tức là vì một lý do nào đó trạng thái của bộ đếm rơi vào các trạng thái không được sử dụng thì nó không thể trở về trạng thái được dùng, chỉ khi khởi động lại mạch mới có thể trở về trạng thái chính xác.



Hình 4. 76. Bộ đếm vòng 4 bit tự khởi động.

Hình 4.76 là bộ đếm vòng 4 bit tự khởi động.

Phân tích bộ đếm này giống như các bộ đếm đồng bộ.

PTIT

Phương trình kích được viết như sau:

$$\left.\begin{aligned} D_1 &= \overline{Q_1^n}\,\overline{Q_2^n}\,\overline{Q_3^n} \\ D_2 &= Q_1^n \\ D_3 &= Q_2^n \\ D_4 &= Q_3^n \end{aligned}\right\}$$

Thay phương trình kích vào phương trình đặc trưng ($Q_i^{n+1} = D_i$) tìm được phương trình chuyển đổi trạng thái:

$$\left.\begin{aligned} Q_1^{n+1} &= \overline{Q_1^n}\,\overline{Q_2^n}\,\overline{Q_3^n} \\ Q_2^{n+1} &= Q_1^n \\ Q_3^{n+1} &= Q_2^n \\ Q_4^{n+1} &= Q_3^n \end{aligned}\right\}$$

Từ phương trình chuyển đổi trạng thái, lập được bảng trạng thái như bảng 4.31.


Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	Q_4^{n+1}
0	0	0	0	1	0	0	0
0	0	0	1	1	0	0	0
0	0	1	0	0	0	0	1
0	0	1	1	0	0	0	1
0	1	0	0	0	0	1	0
0	1	0	1	0	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	0	0	1	1
1	0	0	0	0	1	0	0
1	0	0	1	0	1	0	0
1	0	1	0	0	1	0	1
1	0	1	1	0	1	0	1
1	1	0	0	0	1	1	0
1	1	0	1	0	1	1	0
1	1	1	0	0	1	1	1
1	1	1	1	0	1	1	1

Bảng 4.31. Bảng trạng thái bộ đếm vòng

Từ bảng trạng thái, vẽ được đồ hình trạng thái trên hình 4.77.

Ưu điểm của bộ đếm vòng: trong tất cả các trigơ chỉ có một trigơ có trạng thái 1, nên muốn lấy đầu ra của bộ đếm vòng tại các đầu ra Q mà không cần bộ giải mã. Khi cấp xung Clock liên tục thì các đầu ra Q và $\overline{Q}$ của các trigơ sẽ cho ra các xung vuông luân lưu. Do đó, bộ đếm vòng còn được gọi là bộ phân phối xung vuông.

PTIT



Hình 4. 77. Đồ hình trạng thái bộ đếm vòng tự khởi động


Nhược điểm: Hiệu suất sử dụng trạng thái thấp, số lượng trigơ bằng số lượng bit nhớ nên phải sử dụng nhiều trigơ.

e. Bộ đếm vòng xoắn

Đặc điểm của mã vòng xoắn (mã Johnson) là có số bit 1 trong từ mã tăng dần, sau đó lại giảm dần. Do đó, cấu trúc mạch của nó tuân theo biểu thức:


$$D_1 = \overline{Q_n}$$

Sơ đồ mạch của bộ đếm được chỉ ra trên hình 4.78.



Hình 4. 78. Bộ đếm vòng xoắn


Bằng cách phân tích, xây dựng được đồ hình trạng thái 4.79, trong đó có 8 trạng thái không được sử dụng. Để mạch hoạt động đúng, trước khi đếm, phải reset bộ đếm về trạng thái 0000.



Hình 4. 79. Đồ hình trạng thái của bộ đếm vòng xoắn

Do bộ đếm hình 4.78 không tự khởi động nên hình 4.80 giới thiệu bộ đếm vòng xoắn tự khởi động.

PTIT



Hình 4. 80. Bộ đếm vòng xoắn tự khởi động

Tiến hành phân tích mạch:

Phương trình kích:

$$\left.\begin{aligned} D_1 &= \overline{\overline{Q_2^n}\ \overline{Q_3^n}.\ Q_4^n} = Q_2^n\ \overline{Q_3^n} + \overline{Q_4^n} \\ D_2 &= Q_1^n \\ D_3 &= Q_2^n \\ D_4 &= Q_3^n \end{aligned}\right\}$$

Thay phương trình kích vào phương trình đặc trưng ($Q_i^{n+1} = D_i$) tìm được phương trình chuyển đổi trạng thái:

$$\left.\begin{aligned} Q_1^{n+1} &= Q_2^n\ \overline{Q_3^n} + \overline{Q_4^n} \\ Q_2^{n+1} &= Q_1^n \\ Q_3^{n+1} &= Q_2^n \\ Q_4^{n+1} &= Q_3^n \end{aligned}\right\}$$

Từ phương trình chuyển đổi trạng thái, lập được bảng trạng thái như bảng 4.32.


Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	Q_4^{n+1}
0	0	0	0	1	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	1	0	0	1
0	0	1	1	0	0	0	1
0	1	0	0	1	0	1	0
0	1	0	1	1	0	1	0
0	1	1	0	1	0	1	1
0	1	1	1	0	0	1	1
1	0	0	0	1	1	0	0
1	0	0	1	0	1	0	0
1	0	1	0	1	1	0	1
1	0	1	1	0	1	0	1
1	1	0	0	1	1	1	0

PTIT

Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	Q_4^{n+1}
1	1	0	1	0	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	1	1	1

Bảng 4.32. Bảng trạng thái bộ đếm vòng

Từ bảng trạng thái, vẽ được đồ hình trạng thái trên hình 4.79.



Hình 4. 81. Đồ hình trạng thái bộ đếm vòng xoắn tự khởi động

g. Bộ phát xung tuần tự

Bộ phát xung tuần tự có thể được dùng làm:

+ Bộ đếm.

+ Bộ phát xung giả ngẫu nhiên.

+ Bộ phát xung có chu kỳ được chọn sẵn và tuần tự.


+ Bộ phát xung mã…

4.6. Thanh chốt dữ liệu (Latch)

Thanh chốt dữ liệu là mạch logic số được dùng để lưu trữ trạng thái số (1 hoặc 0) trong bộ lưu trữ dữ liệu.

Thanh chốt dữ liệu thường được sử dụng trong các mạch giao tiếp Bus dữ liệu, các bộ phân kênh, hợp kênh, và trong các mạch điều khiển…

Hình 4.82 giới thiệu IC chốt dữ liệu 3 trạng thái: 74373 và 74374.




Hình 4. 82. Sơ đồ chân của IC 74373/74374

$D_0 \div D_7$ (Data)	Đầu vào dữ liệu
LE (Latch Enable)	Đầu vào điều khiển chốt dữ liệu (hoạt động ở mức cao)
CP (Clock Pulse)	Xung đồng hồ (hoạt động ở sườn dương)
$\overline{OE}$ (Output Enable)	Điều khiển đầu ra (hoạt động ở mức thấp)
$O_0 \div O_7$ (Output)	Đầu ra dữ liệu


Bảng 4.33. Bảng mô tả chân của IC

PTIT

Hình 4.83 và 4.84. Sơ đồ logic của IC chốt



Hình 4. 83. Sơ đồ logic của IC 74373



Hình 4. 84. Sơ đồ logic của IC 74374

Bảng 4.34, 4.35 là bảng chức năng của IC

D_n	LE	$\overline{OE}$	O_n
H	H	L	H
L	H	L	L
X	L	L	Q_0
X	X	H	Z

Bảng 4.34. Bảng chức năng của IC 74373

D_n	LE	$\overline{OE}$	O_n
H	↑	L	H
L	↑	L	L
X	X	H	Z

Bảng 4.35. Bảng chức năng của IC 74374

Tám bộ chốt của IC 74373 là các bộ chốt theo mức, tức là khi tín hiệu điều khiển chốt LE ở mức cao thì các đầu ra Q = D; còn nếu nó ở mức thấp thì các đầu ra sẽ bị chốt theo mức tín hiệu trước đó.

Tám bộ lật của IC 74374 là các bộ lật theo kiểu D, chúng hoạt động tại sườn dương của xung Clock. Khi đúng sườn điều khiển thì các đầu ra Q được đặt theo mức của các đầu vào D.

Tín hiệu điều khiển đầu ra có thể được dùng để đặt 8 đầu ra hoặc ở trạng thái bình thường (mức 0 hoặc mức 1) hoặc ở trạng thái trở kháng cao. Trong trạng thái trở kháng cao các đầu ra là không tải và không thể điều khiển các đường Bus.

Tín hiệu điều khiển đầu ra không ảnh hưởng đến hoạt động bên trong của mạch chốt và mạch lật. Điều này có nghĩa là khi chưa có tín hiệu điều khiển đầu ra nhưng số liệu cũ vẫn được duy trì hoặc dữ liệu mới vẫn có thể được đưa vào.

PTIT

TÓM TẮT

Khác với mạch logic tổ hợp, mạch logic tuần tự có tín hiệu đầu ra phụ thuộc không những tín hiệu đầu vào ở thời điểm xét mà cả vào trạng thái mạch điện sẵn có ở thời điểm đó. Đây là đặc điểm chức năng logic của mạch tuần tự. Để nhớ trạng thái mạch điện, mạch tuần tự phải có phần tử nhớ - đó là các trigơ.

Tính chất cơ bản của Trigơ

Trigơ là linh kiện logic cơ bản của mạch số. Trigơ có hai trạng thái ổn định, dưới tác dụng của tín hiệu bên ngoài có thể chuyển đổi từ trạng thái ổn định này sang trạng thái ổn định kia, nếu không có tác dụng tín hiệu bên ngoài thì nó duy trì mãi trạng thái ổn định vốn có. Vì thế, trigơ có thể được dùng làm phần tử nhớ của số nhị phân.

Quan hệ giữa chức năng logic và hình thức cấu trúc của trigơ

Chức năng logic và hình thức cấu trúc của trigơ là hai khái niệm khác nhau. Chức năng logic là quan hệ giữa trạng thái tiếp theo của đầu ra với trạng thái hiện tại của đầu ra và các tín hiệu đầu vào. Do chức năng logic khác nhau mà trigơ được phân thành các loại RS, D, T, JK. Còn do hình thức cấu trúc khác nhau mà trigơ lại được phân thành loại trigơ thường và loại trigơ chính phụ.


Một trigơ có chức năng logic xác định có thể thực hiện bằng các hình thức cấu trúc khác nhau. Ví dụ, các trigơ cấu trúc loại chính phụ và loại thường đều có thể thực hiện chức năng của một trigơ khác. Nghĩa là cùng một cấu trúc có thể đảm trách những chức năng khác nhau.


Mạch tuần tự cụ thể có rất nhiều chủng loại. Chương này chỉ giới thiệu một số loại mạch tuần tự điển hình: bộ đếm, bộ ghi dịch…Đồng thời với việc nắm vững cấu trúc, nguyên lý công tác và đặc điểm của các mạch tuần tự đó, chúng ta cũng phải nắm vững được đặc điểm chung của mạch tuần tự và phương pháp chung khi phân tích và thiết kế mạch tuần tự.

PTIT


CÂU HỎI ÔN TẬP CHƯƠNG 4

1. Mạch điện dưới đây là mạch của trigơ nào? Vẽ tiếp giản đồ xung ra của mạch?






2. Một trigơ JK được ở chế độ lật. Nếu tần số Clock của nó là 1000 hz thì tần số tại đầu ra là bao nhiêu?
3. Một bộ đếm nhị phân 4 bit thì tần số tại đầu ra của bit có trọng số lớn nhất so với tần số xung nhịp là bao nhiêu?
4. Hãy vẽ tiếp giản đồ xung sau. Mạch làm việc có thời gian trễ tín hiệu là t_p = 10ns đối với mỗi cổng (tín hiệu $\overline{C}$ trong giản đồ xung này không có thời gian trễ).



5. Thiết kế bộ đếm thuận mã Gray 3 bit .
6. Thiết kế bộ đếm nghịch Mod 6.
7. Thiết kế bộ đếm thuận Mod 6.
8. Thiết kế bộ đếm hiển thị giờ, phút, giây.


PTIT

9. Thiết kế bộ đếm vòng 3 bit tự khởi động.
10. Thiết kế bộ tạo xung tuần tự có 6 nhịp xung, yêu cầu độ rộng xung nhịp bằng 4 lần chu kỳ xung Clock.
11. Phân tích bộ đếm sau?



Hình vẽ bài 11

12. Cho bộ đếm sau. Cho biết đây là bộ đếm Mod mấy?



Hình vẽ bài 12

13. Thiết kế bộ đếm không đồng bộ M = 9?
14. Thiết kế bộ đếm đồng bộ M =12?
15. Thiết kế bộ đếm nghịch thập phân đồng bộ?

PTIT